
米国Xilinx社は,65nmプロセスで製造されるFPGA「Virtex-5ファミリ」の発売を開始した.同社の既存の「Virtex-4ファミリ」と比べて,約30%の性能向上が見込めるという.また,ハード・マクロ部は最大550MHzで動作する.
論理回路主体の応用に向けた「LX」,論理回路主体で高速シリアル通信を使う応用に向けた「LXT」,ディジタル信号処理主体の応用に向けた「SXT」,組み込みプロセッサ主体の応用に向けた「FXT」の四つのサブファミリがある.これらは,論理ブロック,DSPブロック,メモリ・ブロック,プロセッサ(PowerPC)ブロック,高速シリアルI/Oブロックなど,搭載するブロックの種類と数の割合が異なる.このように,応用ごとに,搭載する機能ブロックの種類と数を変えるアーキテクチャを,同社では「ASMBL(Application Specific Modular Block Architecture)」と呼んでいる.
Virtex-5ファミリでは,6入力LUT(lookup table)を基本論理ブロック(LC:ロジック・セル)とするアーキテクチャを採る.従来は4入力LUTだった.基本論理ブロックの規模は,30,720〜331,776LC.また,25ビット×18ビットの積和演算に対応するDSPブロック,36Kビットのメモリ・ブロック,低ジッタのクロックを生成可能なPLL(phase-locked loop)を持つクロック管理ブロックなどを備える.
東芝と台湾UMC(United Microelectronics Corp.)の65nmプロセスによって製造される.コア電圧は1.0V.
LXファミリの最初の製品であるXC5VLX50,XC5VLX85,XC5VLX110は,すでにサンプル出荷を開始している.LXファミリの残りの製品は6ヵ月以内に,LXTファミリとSXTファミリは2006年後半から,FXTファミリは2007年前半から出荷を開始する予定.
[写真1] XC5VLX50を搭載する開発ボード
[表1] Virtex-5ファミリの概要
| 型名 |
LC数 |
メモリ・
ブロック数
|
DCM数 |
PLL数 |
DSP
ブロック数 |
最大
I/O数 |
| XC5VLX30 |
30,720 |
32 |
4 |
2 |
32 |
400 |
| XC5VLX50 |
46,080 |
48 |
12 |
6 |
48 |
560 |
| XC5VLX85 |
82,944 |
96 |
12 |
6 |
48 |
560 |
| XC5VLX110 |
110,592 |
128 |
12 |
6 |
64 |
800 |
| XC5VLX220 |
221,184 |
192 |
12 |
6 |
128 |
800 |
| XC5VLX330 |
331,776 |
288 |
12 |
6 |
192 |
1,200 |
LC:ロジック・セル,DCM:ディジタル・クロック・マネージャ
■価格 149ドル(XC5VLX50.2008年における1,000個購入時の単価)
279ドル(XC5VLX85.2008年における1,000個購入時の単価)
399ドル(XC5VLX110.2008年における1,000個購入時の単価)
■連絡先 ザイリンクス株式会社
TEL: 03-5321-7740
URL: http://www.xilinx.co.jp/
|


|