Lattice，CPLDに近い使い勝手を実現したフラッシュ・メモリ内蔵FPGAを発売

　米国Lattice Semiconductor社は，フラッシュ・メモリを内蔵するFPGAファミリ「MachXO」を発売した．256 LUT(look-up table）～2,280 LUTを搭載する4品種を用意する．従来，大規模CPLDや小規模FPGAが使われてきたアプリケーションへの適用をねらう．

　MachXOの基本アーキテクチャは，すでに発売されているLatticeXPと同等である．すなわち，SRAMで構成される4入力LUTをベースとし，回路（コンフィグレーション）データを記録するフラッシュ・メモリを内蔵する．電源投入後，コンフィグレーションに要する時間は1ms以下である．

　MachXOは，LatticeXPと比較すると小規模だが，規模に対してI/Oピンの数が多いことが特徴である．また，一部の製品のみPLL（phase-locked loop）と9Kビットのメモリ・ブロックを内蔵．

　0.13μmプロセスで製造する．コア電圧は1.2V．コア用電源として，外部から1.2Vを供給する低電圧版と，1.8/2.5/3.3Vを供給する通常電圧版（電圧レギュレータ内蔵）の2種類が用意される．

　「MachXO256」と「MachXO640」は，すでにサンプル出荷を開始している．量産出荷は2005年第3四半期から．「MachXO1200」と「MachXO2280」は，2005年後半にサンプル出荷を開始する予定である．

　設計ツールは，同社のPLD開発環境「ispLEVER 5.0 SP1」を使用する．MachXO256またはMachXO640を搭載する評価ボードを用意する．

[写真1] MachXOの外観

[写真2] 評価ボード

[表1] MachXOの概要