
米国Altera社は,3.125Gbpsのトランシーバ回路を内蔵したFPGAファミリ「Stratix GX」を発売した.LE(ロジック・エレメント)数は10,570〜41,250,トランシーバ回路の数は4〜20個.それぞれの回路ブロックの数が異なる7品種を用意する.
Stratixファミリのアーキテクチャをベースに,従来の汎用I/Oポートの一部をトランシーバ回路に置き換えた.また,システム・クロックとトランシーバ・チャネルの間のスキューをなくすため,DPA(Dynamic Phase Alignment)と呼ぶ回路を内蔵している.10GビットEthernet(XAUI,XSBI)やInfiniBand,Fiber Channel,RapidIO,PCI Express,HyperTransportなどのインターフェース規格に対応する.
2003年第1四半期に,25,660個のLEと4〜16個のトランシーバ回路を内蔵する「EP1SGX25C」,「EP1SGX25D」,「EP1SGX25F」のサンプル出荷を開始する.2003年第2四半期には,すべての品種の量産を開始する予定.
従来のStratixファミリとピン互換性はない.台湾TSMC(Taiwan Semiconductor Manufacturing Co.)の全層銅配線の0.13μmプロセス技術を利用して製造する.電源電圧は1.5V.
設計ツールとして,Quartus IIバージョン2.1を利用できる.10GビットEthernet向けMAC/PCSやシリアルRapidIOなどのIPコアが用意されている.
[写真1] Stratix GXファミリの外観
[表1] Stratix GXファミリの概要
|
EP1SGX10C |
EP1SGX10D |
EP1SGX25C |
EP1SGX25D |
| ロジック・エレメント数 |
10,570 |
10,570 |
25,660 |
25,660 |
| トランシーバ回路の数 |
4 |
8 |
4 |
8 |
| 内蔵メモリ(ビット) |
920,448 |
920,448 |
1,944,576 |
1,944,576 |
| DSPブロック数 |
6 |
6 |
10 |
10 |
| PLL数 |
4 |
4 |
4 |
4 |
| 最大I/O数 |
328 |
328 |
424 |
540 |
| パッケージ |
672ピンBGA |
672ピンBGA |
672ピンBGA |
672ピンBGA
1,020ピンBGA |
|
EP1SGX25F |
EP1SGX40D |
EP1SGX40G |
| ロジック・エレメント数 |
25,660 |
41,250 |
41,250 |
| トランシーバ回路の数 |
416 |
8 |
20 |
| 内蔵メモリ(ビット) |
1,944,576 |
3,423,744 |
3,423,744 |
| DSPブロック数 |
10 |
14 |
14 |
| PLL数 |
4 |
8 |
8 |
| 最大I/O数 |
540 |
542 |
542 |
| パッケージ |
1,020ピンBGA |
1,020ピンBGA |
1,020ピンBGA |


|