Altera，ハード・マクロのDSPと大容量メモリを内蔵する大規模PLDを発売

　米国Altera社は，ハード・マクロのDSPブロックと大容量メモリ・ブロックを内蔵する大規模PLDファミリ「Stratix」を発売する．回路規模の異なる8品種を用意する．

　DSPブロックには，2個の18ビット×18ビット積和演算器が入っている．最大回路規模の品種（EP1S120）の場合，このDSPブロックを28個内蔵する．

　メモリ・ブロックには，512ビット，4Kビット，512Kビットの3種類の容量がある．例えば，512ビットのブロックはデータ入出力FIFOメモリとして，4Kビットのブロックは演算用やプログラム用として，512Kビットのブロックはビデオ・フレーム・バッファのような大容量データ用として利用する．最大回路規模の品種（EP1S120）の場合，メモリの総容量は約10Mビットになる．

　設計ツールとして，Quartus II バージョン2.0を使用する．Stratixは，Quartus IIが持つ配置最適化機能「LogicLock」が効果的に働く配線構造を備えているという．

　25,660ロジック・エレメントの品種（EP1S25）のサンプル出荷は，2002年第2四半期から始まる予定である．銅配線，および0.13μmルールのCMOS技術で製造される．Stratixの量産向けマスク・デバイス「HardCopy」も用意する．

[写真1] Stratixデバイスの外観

[表1] Stratixファミリの概要