米国Altera社は，ハード・マクロのDSPブロックと大容量メモリ・ブロックを内蔵する大規模PLDファミリ「Stratix」を発売する．回路規模の異なる8品種を用意する．
DSPブロックには，2個の18ビット×18ビット積和演算器が入っている．最大回路規模の品種（EP1S120）の場合，このDSPブロックを28個内蔵する．
メモリ・ブロックには，512ビット，4Kビット，512Kビットの3種類の容量がある．例えば，512ビットのブロックはデータ入出力FIFOメモリとして，4Kビットのブロックは演算用やプログラム用として，512Kビットのブロックはビデオ・フレーム・バッファのような大容量データ用として利用する．最大回路規模の品種（EP1S120）の場合，メモリの総容量は約10Mビットになる．
設計ツールとして，Quartus II バージョン2.0を使用する．Stratixは，Quartus IIが持つ配置最適化機能「LogicLock」が効果的に働く配線構造を備えているという．
25,660ロジック・エレメントの品種（EP1S25）のサンプル出荷は，2002年第2四半期から始まる予定である．銅配線，および0.13μmルールのCMOS技術で製造される．Stratixの量産向けマスク・デバイス「HardCopy」も用意する．
[写真1] Stratixデバイスの外観
[表1] Stratixファミリの概要
|
EP1S10 |
EP1S20 |
EP1S25 |
EP1S30 |
| ゲート数 |
325,000 |
550,000 |
650,000 |
800,000 |
| LE数 |
10,570 |
18,460 |
25,660 |
32,470 |
| 512ビット・メモリ・ブロック |
94 |
194 |
224 |
295 |
| 4Kビット・メモリ・ブロック |
60 |
82 |
138 |
171 |
| 512Kビット・メモリ・ブロック |
1 |
2 |
2 |
4 |
内蔵メモリ
総容量（ビット） |
920,448 |
1,669,248 |
1,944,576 |
3,317,184 |
| DSPブロック |
6 |
10 |
10 |
12 |
| PLL |
6 |
6 |
6 |
10 |
| 最大I/O数 |
422 |
582 |
702 |
726 |
| パッケージ |
672BGA
672FBGA
780FBGA |
672BGA
682FBGA
780FBGA |
672BGA
672FBGA
780FBGA |
956BGA
780FBGA
1,020FBGA |
|
EP1S40 |
EP1S60 |
EP1S80 |
EP1S120 |
| ゲート数 |
1,000,000 |
1,300,000 |
1,750,000 |
2,400,000 |
| LE数 |
41,250 |
57,120 |
79,040 |
114,140 |
| 512ビット・メモリ・ブロック |
384 |
574 |
767 |
1,118 |
| 4Kビット・メモリ・ブロック |
183 |
292 |
364 |
520 |
| 512Kビット・メモリ・ブロック |
4 |
6 |
9 |
12 |
| 内蔵メモリ総容量（ビット） |
3,423,744 |
5,215,104 |
7,427,520 |
10,118,016 |
| DSPブロック |
14 |
18 |
22 |
28 |
| PLL |
12 |
12 |
12 |
12 |
| 最大I/O数 |
818 |
1,018 |
1,234 |
1,310 |
| パッケージ |
956BGA
1,020FBGA
1,508FBGA |
956BGA
1,020FBGA
1,508FBGA |
956BGA
1,508FBGA
1,923FBGA |
1923FBGA |
|
