不況の影響？ EDA技術は派手なコンセプトよりも地道な改良が主流に ―― DAC（Design Automation Conference） 2009レポート
tag: 半導体 ディジタル・デザイン
レポート 2009年8月 5日
2009年7月26日～31日，米国カルフォルニア州サンフランシスコのMoscone CenterにてEDA（Electronics Design Automaiton；電子設計自動化）技術に関する国際学会/展示会「46th Design Automation Conference（DAC ）」が開催されました（写真1～写真3）．昨年（2008年）の金融危機の影響もあってか，全体的に盛り上がりに欠けた感がありましたが，ここでは主にSoC（System on a Chip）上流設計の視点からEDA分野における展示会や研究発表の傾向，受けた印象，および新しく芽生えつつある動向などを報告します．
写真1 会場となったMoscone Center 近隣の風景
写真2 会場となったMoscone Center の入口の様子
写真3 会場近くに設置されていたDACのイメージ・フラッグ
● 世界不況が直撃した2009年，展示スペースも来場者も減少
予想はしていたものの，実際に会場に来て驚いたのは，展示会の規模がかなり小さかったことです．DACは，今年と同じ会場で過去に何度も開催されているのですが，以前は広いSouth HallとNorth Hallが全面埋まっていたものです．しかし今年は，展示スペースが以前の2/3弱しかなく，ホールが仕切られ，そのカーテンの向こうは広い空き地になっていました（写真4）．
写真4 展示会場入口の様子
来場者も減っていました．もっとも人が多い時間帯の午後でも，ゲートの正面通りを一歩外れると人がほとんど歩いておらず，展示ブースの説明員たちが時間をもてあまし気味にしているのが印象に残りました．Synopsys社，Cadence Design Systems社，Mentor Graphics社などの大手のブースも，人がいることはいるのですが，盛況で動けないといった感じではありませんでした（写真5，6）．
写真5 展示会場内の様子．全体的に人が少なく，閑散としていた
写真6 会場出口にて
ベンチャ企業の淘汰や交替も激しいようです．国内の各種展示会で同じ光景を目にしてはいましたが，特に今回の展示会では厳しい状況をまざまざと感じました．そうした中にあって一つ目を引いたのが，ファウンドリ企業であるTSMC（Taiwan Semiconductor Manufacturing Company）が，EDA各社を集めた形の大きなブースを構えてIPコアや設計手法のプレゼンテーションを行っていたことです．同社は今回のDACで，Cadence社などと同じゴールド・スポンサとなっていました．ファウンドリ企業がEDA業界に対して強い影響を及ぼしていることの表れでしょう．
● コンセプト先行の実験的ツールより，実用ツールの地道な改良へ
華やかさと盛り上がりに欠ける理由は，不況の影響だけではないようです．研究発表と展示会のいずれも，人目を引くブレークスルー的な発表はなく，地道な改良が多くなっているようです．これはここ数年ほど，ずっと続いている傾向でもあります．
もちろん展示側は「このツールで○○％の電力削減，工数削減！」など，効果を大きく見せようとしているのですが，それを見る側としては小粒感が否めません．「出ているのは宣伝用の数値だろうし，実際にはそれほど簡単にはいかないだろう」と，想像できてしまうのも事実です．
展示会については，フロントエンド設計よりバックエンド設計の方が中心になってきています．レイアウトやシミュレーション（RTLやアナログなど），論理エミュレータ，電力削減などのツールや，各種インターフェース系IPコアの展示が目立っていました．これに対して，少し前までよく見られたESL（Electronic System Level）設計のサポート・ツールの類は，すっかり目立たなくなりました．その主な理由は，こうした上流設計用の新しいツールが実験的な完成度にとどまりやすいことと，デファクト（業界標準）になっていないツールへの投資をSoCやIPコアの設計企業が行えないことにあるようです．一種の悪循環に入っているのだと思います．
学会発表についても，フロントエンド設計とバックエンド設計が1：1.5～1：2くらいの割合でした．バックエンド設計では，22nmプロセスへ向け，統計的STA（Static Timing Analyzer）や製造ばらつきのEDA上での取り扱い，低消費電力設計などが代表的なトピックでした．フロントエンドについては，マクロ・アーキテクチャ設計（IPコア同士の接続やメモリ構成の決定）やマルチコア設計，NoC（Network on a Chip）設計などが主なところです．ただしケース・スタディ的な発表が多く，あらゆるアプリケーション・エリアの上流設計を統一的に扱う方法の提案などは，ほとんど見られませんでした．
● 実際の設計が複雑すぎて，提唱されるコンセプトが後追いに
フロントエンド設計について受けた印象を，もう少し詳しく記します．一昔前，スケマティック（回路図）からHDLへの転換が起こったときには，EDA学会やEDAツール・ベンダが提唱する未来像の方が，現実の設計物よりも先を行っていました．「今は作れない1万ゲートの回路が，自動で作れるようになる」といった具合いです．もちろん，そのコンセプトのもとに出てくる新しいツールには多々問題があったわけですが，未熟なツールを叩きながら育てる余裕もありました．
しかし今は，未来像がすっかり曖昧になってしまっています．現実の設計物の方がはるかに複雑化・多様化したために，学会やツール・ベンダの提唱する設計方法論を聞いても，「そのモデリングや仮定では現実の設計にそぐわない」とつい思ってしまうことが多くなりました．
Cベース設計やビヘイビア合成の今年の状況を例に，説明します．
いくつかあるビヘイビア合成ツールの展示ブースでは，「インターフェース合成を新しくサポート」という宣伝がなされていました．これは，画像加工や信号フィルタなどのストリーム処理回路において，コンポーネントを直列・並列につなぐ際，その間に挿入するメモリ・バッファなど（データ・フローの調整用）を合成する機能です．また学会のセッションでも，ストリーム処理の記述言語やメモリ量の評価支援といったテーマが扱われていました．純粋なC言語で回路の大局構造を記述・合成することに無理があるため，そのような方法で打開しようとしているわけです．ビヘイビア合成ツールの間では，依然として「入力記述はANSI CかSystemCか」の議論が行われていて，収束する気配がありません．その原因の一つも，同じところにあります．
しかし，いくら「ESL」や「マクロ・アーキテクチャ」といった新しい用語をEDAベンダが持ち出しても，LSIを設計する側から見ると，昔からやってきた設計そのもの，あるいはその一部です．最先端の学会がなぜ今ごろそれを議論しているのだろう，との感はぬぐえません．インターフェース合成なども，もちろんないよりはある方が良いのですが，「すごいツールが出た！」とは感じにくいものがあります．そこが一番困っている問題ではないからです．
すなわち現在は，学会やツール・ベンダが未来の問題を先取りするのではなく，昔から存在している問題を後追いする傾向があります．微細化のロードマップが存在する下流の設計はともかく，上流設計ではこの傾向が顕著です（上流設計のロードマップは引きにくいのでしかたない面もある）．アプリケーション分野の動向が，理想的な上流設計の方法を考えていく上で参考になるのかもしれません．
● 日本と米国の関心の違い，日本の独自性の目覚め？
日本では組み込み系のシステム開発が盛んということもあって，ソフトウェア（ファームウェア）との協調設計，機器設計との連携，プラットホーム・ベース設計，マルチコア，動的再構成デバイスなどの議論が活発に行われています．DACの姉妹会議であるASP-DAC（アジア南太平洋設計自動化会議），あるいは各種展示会でも，これらの上流設計のテーマに注目が集まっています．
しかし，米国のDACでは，そちらの方面にそれほど熱い関心は寄せられていないようです（もちろん，学会でのセッションは存在するが…）．どちらかと言えば，先述のとおり，微細化を支える製造技術とその支援の方に重きを置いています．
以前はDACとASP-DACの間で極端な違いを感じることはなかったのですが，カラーの違いが少しずつ出始めているようにも見えます．米国の後追いのような半導体やEDA技術の開発ではなく，「組み込み大国」の独自性が浮き彫りになってくるとすれば，それは日本にとってはきっと良いことなのでしょう．
● 不況でもやまない新設計方法論やツールへの期待
以上のように今年のDACは閉塞気味ではあったのですが，だからといって新しい設計方法論なりツールなりが不要なわけではありません．筆者のような実際に物を作る立場の人間としては，それらを待ち過ぎてくたびれてしまっている，というところでしょうか．未曾有（みぞう）の不況下であっても，歩みは止まらずにいてほしいと強く思いました．
もりおか・すみお
ＮＥＣ システムＩＰコア研究所 主任研究員
s-morioka@ak.jp.nec.com
