Mentor，IEEEで標準化が進んでいるIJTAG規格に対応したテスト容易化設計ツールを発売

　米国Mentor Graphics社は，IEEE P1687として標準化が進んでいる「IJTAG（Internal JTAG）」に対応したテスト容易化設計ツール「Tessent IJTAG」を発売した．自社開発のIPブロックや他社から調達したIPブロックを組み合わせて構成したSoCのテスト設計に利用する．

　IJTAGでは，チップ内部の回路のテストに，バウンダリ・スキャン方式（JTAG，IEEE 1149.1）を利用する．IPブロックごとにSIB（Select Instrument Bit）というレジスタを用意し，SIBをシリアルに接続してシフト・レジスタを構成する．チップ・レベルでは，バウンダリ・スキャンと同じTAP（Test Access Port）コントローラがテスト信号のアクセスを制御する．IPブロック内部のテスト手法は，テスト・ポイントの挿入でもBIST（Built-in Self-test）でも構わない．SIBのポートの定義と接続情報はICL（Instrument Connectivity Language）という言語で，上述のテスト回路を動作させるテスト・パターンはPDL（Procedural Description Language）という言語で記述する．標準化されたIJTAGを採用すると，テスト回路やテスト・パターンが再利用しやすくなるという．

　本ツールは，IPブロックがIJTAG規格に適合しているかどうか，IJTAG準拠のIPブロックが上述のスキャン・チェーンに正しく接続されているかどうかを検証する．また，SoCのトップ階層のテスト回路を自動生成する．さらに，ユーザが用意したIPブロック用のテスト・パターンをチップ・レベルのテスト・パターンに変換する．

　IEEEによるIJTAGの標準化は，2013年前半ころに完了するもよう．