Lattice，低消費電力でCPLDに近い使い勝手のフラッシュROM内蔵FPGAを発売

　米国Lattice Semiconductor社は，フラッシュROMを内蔵するFPGAファミリ「MachXO2」を発売した．256LUT（Look-up Table）～6,864LUTを搭載する6品種を用意する．従来，大規模CPLDや小規模FPGAが使われてきたアプリケーションへの適用をねらう．

　本FPGAは，65nmプロセスを利用して製造する．コア電圧は1.2V．

　3種類のサブファミリを用意する．「ZE」は，外部から1.2Vを供給し，最大60MHzで動作する．「HE」は，同じく外部から1.2Vを供給し，最大150MHzで動作する．「HC」は電圧レギュレータを内蔵する．外部から2.5Vまたは3.3Vを供給し，最大150MHzで動作する．256LUTのZE版のスタティック消費電力は標準19μW．

　MachXO2の基本アーキテクチャは，すでに発売されているMachXOやLatticeXP2と同等である．すなわち，SRAMで構成される4入力LUTをベースとし，コンフィグレーション（回路）データを記録するフラッシュROMを内蔵する．

　論理回路を構成するためのLUTのほかに，最大256Kビットのユーザ・フラッシュROMや最大2チャネルのPLL（Phase-locked Loop），2チャネルのI2C，1チャネルのSPI，1チャネルのタイマ/カウンタを内蔵する．

　「LCMXO2-1200ZE」と「LCMXO2-1200HE」のサンプル出荷は2010年12月に，量産出荷は2011年3月に開始する．2011年第3四半期までに，全品種の量産出荷を開始する予定．

　設計ツールは，同社のPLD開発環境「Lattice Diamond v1.1」を使用する．

[表1] MachXO2の概要