Xilinx社，論理合成および配置配線処理に要する時間を従来の約1/6に短縮したFPGA開発環境を発売

　米国Xilinx社は，FPGAの開発環境ISEの新バージョン「ISE9.1i」を発売する．論理合成および配置配線処理に要する時間を，現行のISE8.1iの約1/6に短縮できるという．また，本開発環境を使うことで，ISE8.2iを利用した場合よりダイナミック消費電力を平均10％低減できる．

　処理時間を短縮するため，まず，配置配線アルゴリズムを最適化した．同社によると，Virtex-5に対して100の設計サンプル（データ処理，ストレージ，通信，信号処理など）の配置配線を行ったところ，処理時間が平均1/2～1/3になったという．

　次に，SmartPreview，SmartGuide，Partitionsという三つの機能を新たに用意した．SmartPreviewは，回路内のタイミング的に厳しい領域を特定しやすいように，配置配線途中のレイアウト情報を保存したり，チェックしたりする機能である．SmartGuideは，クリティカル・パスにつながる回路ブロックの人手配置を支援したり，その結果に対して自動配線を行ったりする機能である．Partitionsは，機能設計段階で定義した階層構造を維持しながら配置配線を行う機能（いわゆる階層レイアウト）で，これにより，設計修正が発生したときに，再配置配線処理が必要となる領域をコンパクトにできる．これら三つの機能を総称して，同社では「SmartCompile」技術と呼んでいる．

　このほか，消費電力を低減するために，消費電力予測用のスプレッド・シート「PowerEstimator」を備える．

　従来と同じように,インターネット経由で入手できる無償のデバイス限定版「ISE WebPACK」と，有償でデバイス限定のない「ISE Foundation」を用意する．なお，テストベンチのコード行数が15,000行までという機能制限のある「ISE Simulator Lite」が付属する．機能制限のないISE Simulatorは，ISE Foundationのオプションとして入手可能．

　対応するOSは，Windows XP/2000，Linux RedHat Enterprise 3.0/4.0（32ビットまたは64ビット）．ISE FoundationはSolaris2.8/2.9の上でも稼働する．

[写真1] SmartCompile技術の概要