Xilinx社，FPGA開発環境に自社開発のHDLシミュレータを組み込んで動的な消費電力解析を可能に

　米国Xilinx社は，自社開発のHDLシミュレータ「ISE Simulator」を内蔵するFPGA開発環境「ISE 7.1i」の出荷を開始した．本シミュレータを利用することで，RTL（register transfer level）のHDLデータとシミュレーション・パターンを用いた動的な消費電力解析が行える．従来のバージョン（同6.3i）では，精度が劣る静的な消費電力解析にしか対応していなかった．本シミュレータの対応言語はVHDLとVerilog HDL．両言語のモジュールが混在した設計データも検証できる．

　また，論理合成・配置配線機能を改善した．従来のバージョンと比べて，FPGAの動作速度が70％速くなるという．さらに，デバッグ用IPコア「ChipScope Pro」に遠隔デバッグ機能を組み込んだ．これにより，ネットワーク経由でFPGAにアクセスし，デバッグできるようになった．

　今回のバージョンは，階層化された機能ブロック単位に配置配線を行う「階層レイアウト」に対応している．論理設計段階の階層とレイアウト設計段階の階層の対応を管理するツール（デザイン・プランニング・ツール）「PlanAhead」を組み込んだ．本ツールは，昨年（2004年）6月に同社が買収した旧Hier Design社が開発したツールである．階層レイアウトを行うことで，FPGAの動作速度が2倍になった例もあるという．

　従来と同じように，インターネット経由で入手できる無償の機能限定版「ISE WebPACK」，有償で機能限定のある「ISE BaseX」，有償で機能限定のない「ISE Foundation」の3パッケージを用意する．なお，ISE WebPACKにはISE Simulatorは付属しない．ISE BaseXとISE Foundationには，テストベンチのコード行数が1万行までという機能制限のある「ISE Simulator Lite」が付属する．機能制限のないISE Simulatorは有償オプションになる．

　ModelSim XE（米国Mentor Graphics社製HDLシミュレータの機能限定版）の提供は，これまでどおり続ける．今回，ModelSim XEもバージョンアップし，処理速度が50％向上したという．また，テストベンチのコード行数の制限が，無償のスターター・キット同梱版では500行から1万行に，有償版では5万行に拡張された．

　対応するOSは，Windows XP/2000，Linux RedHat Enterprise 3.0（32ビット/64ビット），Solaris 2.8/2.9．例えば，無償のLinux版ISE WebPACKの提供も今回から開始する．

[図1] ISE Simulatorの画面例

[図2] PlanAheadの画面例