Actel，フラッシュFPGAに実装するソフト・マクロのARM7コアとその開発環境を発売

　米国Actel社は，同社のFPGA「ProASIC3ファミリ」に実装するソフト・マクロのARM7TDMIコア「CoreMP7」，CoreMP7やその周辺回路をFPGAに組み込むための開発ツール「CoreConsole」，およびCoreMP7の開発キットを発売した．ProASIC3ファミリは，フラッシュ・メモリ・セルをプログラム素子として利用するFPGAである．SRAMベースのFPGAと異なり，外付けのコンフィグレーションROMを必要としない．同社は2005年3月に，英国ARM社からARM7TDMIコアのライセンスを受けたことを発表している．

　CoreMP7の動作周波数は最大25MHz．32ビットのARM命令セットと16ビットのThumb命令セットに対応している．3段パイプライン構成のALUや32ビット・バス・インターフェース，コプロセッサ・インターフェース，デバッグ用のJTAGインターフェースなどを備えている．本ARM7コアをFPGAに組み込む場合，Actel社のシステム・ゲート換算で25万ゲート程度の論理セル（VersaTile）を必要とする．ARM7TDMIに対応した市販のリアルタイムOSやCコンパイラ，デバイス・ドライバ開発ツール，デバッガなどは，そのまま利用できるという．また，ARM社の開発環境であるRealViewの機能限定版「RVDK」をActel社が販売する．

　CoreConsoleは，本ARM7コアやその周辺回路のコンフィグレーションを設定するためのツールである．ユーザはブロック図エディタを使って，用意されたライブラリ（IP Vault）からCPUコアやバス，バス・ブリッジ，メモリ，メモリ・コントローラ，割り込みコントローラ，タイマ，UART，I/Oポートなどを選択し，それぞれの間を結線する．この情報をもとに，本ツールはバス・ファンクショナル・モデル（ブラックボックスどうしをつないだRTL記述）とテストベンチを生成する．実際のCPUコアや周辺回路の設計情報は，後工程の配置配線時にインスタンスされる．そのため，CPUコアなどの内部情報をユーザが閲覧することはできない．

　本ツールのライブラリに，ユーザ定義のIPコアを追加することも可能である．IPコア情報の記述方法はSPIRIT（Structure for Packaging, Integrating and Re-using IP within Tool flows）コンソーシアムの仕様に従う．

　CoreMP7の開発キットには，60万ゲートのFPGA（M7A3PE600），2Mバイトのフラッシュ・メモリ，2MバイトのSRAMが搭載されたボードが含まれている．このボードは，外部インターフェースとして，RS-232-C，Ethernet，USB，CAN，AHBバスの各インターフェースを備えている．

　CoreConsoleとRVDMは2005年11月から，開発キットは2006年1月から出荷を開始する予定．

[図1] CoreConsoleの画面例