MIPS，ソフト・マクロで供給する550MHz動作，8段パイプラインの32ビット組み込みプロセッサ向けマイクロアーキテクチャを発表

　米国MIPS Technologies社は，32ビット組み込みプロセッサ向けの新しいマイクロアーキテクチャ「MIPS32 24K」を発表した．パイプラインの段数は8，動作周波数は400MHz～550MHz（0.13μmルールのCMOSプロセスで製造した場合）．処理能力は1.05Drystone MIPS/MHz．供給形態は論理合成可能なソフト・マクロである．

　本マイクロアーキテクチャのデータ・バス幅は64ビット．メモリ・サブシステムはアウト・オブ・オーダ型で，ノン・ブロキング機能に対応している．MMU（memory management unit）はTLB（translation look-aside buffer)方式，または固定マップ．32ビット命令を16ビットにエンコードしてメモリ量を削減する「MIPS16e」に対応している．オンチップ・バスのプロトコルは，OCP International Partnership（OCP-IP）が標準化を進めている「OCP（Open Core Protocol）」に準拠する．これはパケット通信方式を採るシステムLSI向けのパス・プロトコルである．ダイ・サイズは3mm2（0.13μmプロセスで製造した場合）．

　本マイクロアーキテクチャは拡張機能が充実している．例えば，ユーザの独自命令を追加できる構造になっている（CorExtend）．また，浮動小数点演算用パイプラインを追加することができる．マルチプロセッサ構成による利用にも対応している．さらに，今後，スーパ・スカラやマルチスレッドといったアーキテクチャ技術に対応できるように，パイプライン制御回路などの構造をくふうしたという．

　同社は，2003年11月に，本マイクロアーキテクチャを採用したCPUコア製品を発表する予定．2003年12月には，特定ユーザへのライセンス供給を開始する．一般ユーザへのライセンス供給は2004年3月から．