SystemC vs. SystemVerilog，39th DACを舞台に火花を散らす

　2002年6月10日～14日に，米国ルイジアナ州New OrleansのErnest N. Morial Convention Centerにて，EDA（electronics design automaiton；電子設計自動化）技術に関する世界最大の国際学会/展示会「39th Design Automation Conference（DAC）」が開催された．開催地がEDAベンダの拠点の集中している米国西部ではなく，南部であったこともあり，出展社や来場者の数は例年よりかなり少なかったようだ．毎年DACでは，EDA関連の標準化組織が1年間の成果を発表する．今年も，システム・レベル言語の分野で米国Accellera（設計言語やライブラリ・フォーマットなどの標準化・普及推進団体）の「SystemVerilog」と米国OSCI（Open SystemC Initiative）の「SystemC」がそれぞれ発表を行い，その勢いを誇示した．

●SystemVerilogにSynopsys社が急接近

　Acclleraが担ぐシステム・レベル言語「SystemVerilog」が大きな転機を迎えそうだ．言語設計や論理合成関連の技術に強い米国Synopsys社は，同社が開発したC/C++モデル・インターフェース，ファンクショナル・カバレッジ用API，OpenVeraのテストベンチ構造とアサーション記述の仕様をAccelleraに寄贈したことを発表した．これに伴って，Accelleraが2003年3月に公開を予定しているSystemVerilogの次期バージョン（バージョン3.1）では，Synopsys社が提供した技術仕様が反映される予定である．

　SystemVerilogは，Verilog HDLをアルゴリズム設計やアーキテクチャ設計，システム・レベル検証に対応できるように拡張した言語である．すでに，米国Co-Design Automation社，米国Get2Chips社，米国Novas Systems社，米国Real Intent社，Synopsys社，米国Mentor Graphics社，米国Verplex Systems社などがSystemVerilogに対応したツールの開発・販売に動いているという．

　自社のツールの規格を業界標準にしたいSynopsys社と，VHDLやVerilog HDLの普及推進活動から出てきた業界団体であるAccelleraは，ここ数年，対立する規格を担ぎ上げる例が目立っていた．例えば，ライブラリ・フォーマットではSynopsys社の.libとAccelleraのALFが，フォーマル・ベリフィケーション用のプロパティ言語ではSynopsys社のOpenVeraとAccelleraが採用したSugar（米国IBM社が開発）がそれぞれ対立関係にあった（Accelleraの標準規格については図1を参照）．しかし，SystemVerilogの標準化では両者が仲良く手を結ぶことになった．「システムLSIの複雑さがSynopsys社とAccelleraの歩み寄りを後押しした．みんながそれを望んでいた」（SystemVerilogのたたき台となったSuperlogの開発者である米国Co-Design Automaiton社のPeter Frake氏）．

[図1] Accelleraが策定している標準規格

　今回，AccelleraがSynopsys社のOpenVeraなどの技術を受け入れることで，業界標準化をねらうシステム・レベル言語としては後発だったSystemVerilogの存在感ががぜん大きくなったと言えそうだ．その一方で，今回の動きには，混乱を呼びそうないくつかの問題がある．

　まず第一に，SystemVerilogが記述の対象としている範囲と，Synopsys社がこれまで強く推してきたシステム・レベル言語「SystemC」のカバー範囲がオーバラップしている点だ．ユーザの立場としてはシステム・レベル言語が統一されることが理想だが，ハードウェア記述言語のVHDLとVerilog HDLが併存しているように，システム・レベル設計の分野でも複数の言語が併存する可能性が高くなってきた．

　もう一つの問題は，フォーマル・ベリフィケーション用のプロパティ言語とSystemVerilogのアサーション記述の関係である．プロパティはフォーマル・ベリフィケーション技術から，アサーションはシミュレーション技術から出てきた概念だが，どちらも信号の仕様を記述するケースが多く，言語（または記述フォーマット）の共通化が可能とされている．Accelleraは，フォーマル・ベリフィケーション用のプロパティ言語としてSugarを採用しながら，その一方で今回のSystemVerilogのアサーション記述にはOpenVeraの技術を採用することを発表した．今後，二つの言語が棲み分けていくのか，それともAccelleraによって統合されるのか，現時点では明確になっていない．

　なお，今回のDACでは，Cデータ・タイプなどをサポートしたSystemVerilogのバージョン3.0がAccellera標準として認定されたことも発表された．Accelleraでは，SystemVerilogの言語仕様をIEEE 1364（Verilog HDL）ワーキング・グループに提案し，2005～2006年に行われる言語仕様改訂の際にIEEE標準にすることをねらっているという．

●SystemCはツール出荷や言語教育の段階へ

　一方，普及推進活動で他のシステム・レベル言語より先行しているSystemCは，話題の焦点が言語そのものから，言語を実装した市販ツールや言語教育に移り始めたようだ．

　例えばSystemCに関する書籍として，「System Design with SystemC（米国Kluwer Academic Publishers社刊）」と「A SystemC Primer（米国Star Galaxy Publishing社刊）」が2002年5月，6月に刊行された．また，SystemCに対応した市販ツールとして，米国Axys Design Automation社のハードウェア・ソフトウェア協調検証ツール「MaxSim with SystemC v2.0」，米国Cadence Design Systems社のディジタル信号処理システム設計ツール「SPW v4.8」，SystemCシミュレータ「NC-SystemC Simulator」，テストベンチ用C++ライブラリ「TestBuilder-SC」，米国CoWare社のハードウェア・ソフトウェア設計ツール「N2C updated for SystemC 2.0」，米国Emulation & Verification Engineering社の論理エミュレータ「Zebu」，米国Forte Design Systems社のシステム・レベル設計用ライブラリ「Extended SystemC（ESC）Library 」，Mentor Graphics社のハードウェア・ソフトウェア協調検証ツール用C言語インターフェース・ソフトウェア「Seamless C-Bridge」，Synopsys社のシステム・レベル設計ツール「CoCentric System Studio」，ビヘイビア合成ツール「SystemC Compiler」，米国Verisity社のテストベンチ開発ツール「Specman Elite」などがすでに出荷されているという．

　今回のDACでは，SystemCの普及推進団体であるOSCIが技術シンポジウムを開催し，300人以上の出席者を集めた（図2）．

[図2] OSCIがDAC会場で開催した技術シンポジウムのようす

　現在，OSCIのワーキング・グループには，言語仕様を検討する「Language WG（Working Group）」，リファレンス・シミュレータなどを開発する「Reference Implementation WG」，DSPや通信などの分野のモデリング手法を検討している「Dataflow WG」，IPコアを記述するためのガイドラインを検討している「IP Integration WG」，SystemCのミックスド・シグナル拡張を検討している「Analog Mixed Signal WG」，検証用クラス・ライブラリを策定している「Verification WG」がある．OSCIはこの技術シンポジウムでVerification WGが検証用クラス・ライブラリの仕様をまとめたことを発表した．2002年9月までにプロトタイプ・コードを作成し，2003年に検証用クラス・ライブラリをSystemCの言語仕様に含めるべきかどうかを検討するという．一方，その他のワーキング・グループの仕様は2003年に公開される予定．

　なお，富士通はLSIと組み込みソフトウェアの両方を含むシステムをSystemCによってモデリングする手法を提案した．リアルタイムOSを抽象化したモデルとして，μITRONバージョン4.0のサブセットを利用しており，同社は本システムを「SCITRON（SystemC＋ITRON）」と呼んでいる．本提案は組み込みソフトウェア向けの記述を強化するSystemCの次期バージョン（バージョン3.0）のたたき台になるもよう．