[ keyword： EDA， IP， SoC ]
Cadence，IPコア検索とデザイン・プランニング・ツールのポータル・サイトを日本語化
ニュース 2011年5月20日
米国Cadence Design Systems社は，LSI設計者を対象としたIPコア検索とデザイン・プランニング・ツールのポータル・サイト「ChipEstimate.com」の日本語版サイト「ChipEstimate.jp」を開設した．日本語版サイトのURLは「http://www.chipestimate.jp/」．本サイトの情報提供には，200社以上のIPベンダやファウンドリ企業が協力している．
本サイトには8,000以上のIPコアの情報が登録されており，IPコアの検索・評価などに利用できる．さらに，デザイン・プランニング・ツール「InCyte Chip Estimator Starter Edition」を無償でダウンロードできる．IPコアの情報と本ツールを組み合わせると，LSI設計の初期段階でチップ・サイズや消費電力，コストなどを見積もることが可能．
[図1] ChipEstimate.jp
■価格 |
■連絡先 |
