Synplicity，FPGA向けの論理合成ツールにIPコアの管理・設定機能を追加

　米国Synplicity社は，FPGA向けの論理合成ツールである「Synplify Pro」と「Synplify Premier」（以下，Synplify）に，ソフト・マクロのIP（intelectual property）コアの管理や設定を行う機能「System Designer」を追加した．また，同社は同時に，各IPベンダがソフト・マクロのIPコアを暗号化してSynplifyと一緒に提供するための協業の仕組みとして「ReadyIPプログラム」を発足した．これにより，FPGA設計において，各IPベンダのIPコアを入手したり，ライセンスを取得する前にIPコアを評価したりする作業が容易になるという．

　本プログラムに参加している各IPベンダのIPコアを入手するには，SynplifyのGUIから「ReadyIP Browser」と呼ばれるブラウザを起動する．各IPベンダの暗号化されたソフト・マクロのIPコアを，本ブラウザからインターネット経由でダウンロードできる．

　System DesignerではIPコアの管理や接続の設定，接続用のラッパの生成などが行える．本機能は，SPIRITコンソーシアムで策定されたIPコア記述の標準規格である「IP-XACT」に対応している．自社で作成したソフト・マクロのIPコアなども管理できる．

　現時点で本プログラムに参加しているのは，英国ARM社，米国CAST社，スウェーデンGaisler Research社，米国Tensilica社．各IPベンダによって，評価できる内容やIPコアのライセンス形態は異なるという．