MIPS Technologies，HDMI Ver.1.3対応のトランスミッタとレシーバのIPコアを発売

　米国MIPS Technologies社は，HDMI（High-Definition Multimedia Interface）Ver.1.3対応のトランスミッタとレシーバのIP（intellectual property）コアの提供を開始した．65nmプロセスに対応する．携帯電話やディジタル・カメラなどのモバイル機器向けLSIへの搭載を想定している．トランスミッタIPは同社が開発した．レシーバIPはオランダNXP Semiconductors社が保有する90nmプロセス向けIPコアの技術供与を受け，同社が65nmプロセス向けに改良した．

　本トランスミッタIPは，ハード・マクロであるHDMI PHYとソフト・マクロ（HDLソース・コード）であるHDMIコントローラ，メモリ・アクセス用のソフトウェア・ライブラリなどで構成される．HDMIコントローラはDMA（direct memory access）機能を備えており，オンチップ・バスを介してCPUとは独立にシステム・メモリにアクセスできる．オンチップ・バスは，OCP（Open Core Protocol）に対応する．ユーザの要望に応じて，AMBAバスなどに対応することも可能．本トランスミッタIPの消費電力は60mW～100mW．

　トランスミッタIPとレシーバIPはともに，伝送速度が1.65Gbps～3.4Gbps．ビデオ解像度は最大120Hzで1080p．オプションで著作権保護方式HDCP（High Bandwidth Digital Content Protection）にも対応可能．

　MIPS Technologies社は今後，45nmプロセスに対応したIPコアや，DisplayPortの規格に対応したIPコアなども開発していく方針．

[写真1] 発表を行うMIPS Technologies社 Business Development & Corporate Relations Vice PresidentのMark Tyndall氏．