Altera，ANSI Cソフトウェア・コードからハード・ワイヤード論理のアクセラレータ回路を生成する合成ツールを発売

　米国Altera社は，ANSI C準拠のソフトウェア・コードから，ハード・ワイヤード論理のアクセラレータ回路を生成する回路合成ツール「Nios II C-to-Hardware アクセラレーション・コンパイラ（Nios II C2H コンパイラ）」を発売した．生成された回路は，同社のソフト・マクロCPUであるNios IIと組み合わせて使う．

　Nios II C2H コンパイラは，C言語のソフトウェア・コードのうち，ユーザが指定したファンクション（サブルーチン）をRTL（register transfer level）の回路（VHDLまたはVerilog HDL）に変換するツールである．例えば，加算は加算回路に，ループはステート・マシンに置き換える．

　ソース・コードは，ANSI C規格のほとんどをサポートするという．ユーザは，ソース・コードを書き換えることなく，アクセラレータ回路を生成できる．ただし，ガイドラインで示された推奨コーディング・スタイルに従わないと，性能が低下する可能性がある．なお，最初の製品では，浮動小数点演算や再帰，goto文には対応していない．

　アクセラレータ回路は，開発ツールSOPC Builderのコンポートとして生成される．Nios IIとソフトウェアで処理される場合と比べて性能が10～45倍向上するという．

　Nios II C2H コンパイラは，Nios II統合開発環境のプラグイン・ソフトウェアとして提供される．ロイヤリティの支払いなどは不要．導入に当たっては，FPGA開発ツールQuartus IIのサブスクリプション（年間保守契約）が有効期間内であることが必要．