セイコーエプソン，ゲートアレイ用のパッケージとして実装面積の小さいWCSPを用意

　セイコーエプソンは，同社のゲートアレイ用のパッケージとして，実装面積の小さいWCSP（wafer level chip scale package）を用意した．WCSPは，シリコン・ウェハの状態でパッドと外部のバンプを接続するWLP（wafer level packaging）という技術で作られたCSPである．

　今回，このWCSPを採用したのは，同社の「S1L50000シリーズ」のうちの比較的ゲート数の少ない品種である．すなわち，ゲート数が6,000ゲートの「S1L5006x」（パッケージの外形寸法は2.41mm×2.41mm，16ピン），12,000ゲートの「S1L5012x」（同），28,000ゲートの「S1L5028x」（3.04mm×3.04mm，24ピン），75,000ゲートの「S1L5075x」（4.16mm×4.16mm，49ピン），125,000ゲートの「S1L5125x」（5mm×5mm，81ピン）である．このうち，S1L5006xとS1L5012xは新たに製品化した．

　S1L5012xとS1L5006xの配線層数は2または3，内部ゲートの入出力伝播遅延時間は0.14ns（電源電源が3.3Vの場合），入力バッファの伝播遅延時間は0.38ns（同5Vの場合），出力バッファの伝播遅延時間は2.12ns（同5Vの場合）である．また，1端子当たりの消費電流は0.7μW/MHz．電源電圧は内部が3.3V，入出力部が5Vまたは3.3V．0.35μmのCMOSプロセスで製造する．

　WCSP以外に，QFNやTQFPといったパッケージも用意する．

[写真1] 外形寸法が5mm×5mmの81ピンWCSPに封止した「S1L5125x」の外観