[ keyword: EDA ]

Mentor,検証用SystemCモデルなどを生成できるC/C++入力のビヘイビア合成ツールを発売

 米国Mentor Graphics社は,C/C++入力のビヘイビア合成ツール「Catapult C Synthesis」を機能拡張し,検証環境構築用のSystemCモデルなどを生成できるようにした.今回の機能を使用すると,HDL(hardware description language)のRTL(register transfer level)モデルを用いる場合と比べて,機能検証の際のシミュレーションに要する時間を20~100倍短縮できるという.

 具体的には,アルゴリズム・レベル(アンタイムド・レベル)のC/C++記述からサイクル精度(ビヘイビア・レベル)の検証用SystemC/HDLモデル,C++のテストベンチをこの検証用モデルに接続するためのラッパ記述,RTLモデルやビヘイビア・モデルの信号列をトランザクションに変換したり,逆にトランザクションを信号列に変換するトランザクタ・モジュールなどを生成する.2005年後半には,トランザクション・レベルの検証用SystemCモデルを生成する機能も提供する予定.トランザクション・レベルのモデルを使用すれば,シミュレーション時間はさらに短縮するという.

 Catapult C Synthesisは,ANSI C/C++のアルゴリズム記述からHDLのRTLモデルを生成するビヘイビア合成ツールである.入力したC/C++記述の機能を実現する複数の回路構成(アーキテクチャ)を生成する.入力記述としてSystemCは採用していない.今回,シミュレーション時間の短縮をねらい,検証環境の構築に用途を絞ってSystemCを採用した.なお,生成されるSystemC記述はあくまでも検証環境の構築用なので,可読性などは考慮されていないという.

 対応するOSは,Windows NT/2000/XP,Redhat 7.3,HP-UX11,Solaris 8.


[図1] Catapult C Synthesisの画面例

■価格
下記に問い合わせ

■連絡先
メンター・グラフィックス・ジャパン株式会社
TEL: 03-5488-3035
URL: http://www.mentorg.co.jp/

組み込みキャッチアップ

お知らせ 一覧を見る

電子書籍の最新刊! FPGAマガジン No.12『ARMコアFPGA×Linux初体験』好評発売中

FPGAマガジン No.11『性能UP! アルゴリズム×手仕上げHDL』好評発売中! PDF版もあります

PICK UP用語

EV(電気自動車)

関連記事

EnOcean

関連記事

Android

関連記事

ニュース 一覧を見る
Tech Villageブログ

渡辺のぼるのロボコン・プロモータ日記

2年ぶりのブログ更新w

2016年10月 9日

Hamana Project

Hamana-8最終打ち上げ報告(その2)

2012年6月26日