Synopsys，配置，クロック・ツリー合成，配線の三つの工程を一度に実行するLSI用レイアウト設計ツールを発売

　米国Synopsys社は，配置，クロック・ツリー合成，配線の三つの工程を一度に実行するLSI用レイアウト設計ツール「Galaxy IC Compiler」を発売する．従来はこれらの工程の処理が別々に行われていたため，最適なレイアウト結果を得ることができなかったり，レイアウト結果を得るまでに時間がかかっていたという．例えば，今回のツールでは，実際の配線抵抗やビアの抵抗まで考慮して配線遅延を計算し，グローバル配線（ブロック間を接続する配線の決定）を行う．そして，この結果を反映してブロックの最適配置を決めている．

　また，本ツールは同社の静的タイミング解析ツールである「PrimeTime」の機能を備えている．ECO（engineering change order）の際には，この機能を使って解析しながらタイミングの調整を行っている．PrimeTimeは，多くの半導体メーカがサインオフ・ツールとして認定している．そのため，本ツールのECOのタイミング調整の結果とサインオフ時のタイミング検証の結果がよく一致するという利点があるという．

　このほか，本ツールは，回路ライブラリに含まれる歩留まり情報を考慮しながら，利用するブロックやセルを選択する機能を備えている．また，同社の既存のレイアウト設計ツール（Astro）と同じように，歩留まりを考慮しながら配線長や配線ルール，ビア構成を決定する機能も備えている．

　本ツールの入力は，ゲート・レベルのネットリスト．同社の論理合成ツールである「Design Compiler」と組み合わせて使用する．現在，特定顧客に限定して提供している．2005年6月には一般ユーザへの提供を開始する．