IDT，参照速度を最大10億回/sとしたパケット・ヘッダ検索用CAMの新しいアーキテクチャを発表

　米国IDT（Integrated Device Technology）社は，同社のパケット・ヘッダ検索用CAM（content addressable memory）の新しいアーキテクチャを発表した．検索速度を上げるため，内部に独立した参照データベースを備えており，1クロックで四つ検索を同時に行えるようにした．これによって，10億回/s（2.5億回/s×4）の参照速度を実現した．2本の出力バスはDDRインターフェース（立ち上がりエッジと立ち下がりエッジの両方でデータを転送する方式）を採用しており，四つの検索結果を1クロックで出力できる．

　また，IPv6のインターネット網に対応するため，入力データ幅および検索の幅は80ビット単位にした．IPv6の標準的な5項目のヘッダ情報（送信元IPアドレス，送信先IPアドレス，プロトコル，送信元TCPポート，送信先TCPポート）のビット幅は296ビットである．新しいアーキテクチャでは，入力バスはDDRインターフェースに対応しており，2クロックで320ビットのデータを入力できる．

　このほか，ECC（error correction code）機能を備えている．消費電力を抑えるため，半導体製造技術の微細化が進んでいる．プロセスの微細化が進むと，ソフト・エラー（半導体材料やパッケージ材料に含まれるアルファ線が原因で発生する誤動作）が問題となってくる．ECC機能により内部データのエラーを検出・修正するほか，入出力データのパリティ・チェックを行ってデータの信頼性を維持できるようにした．

　本アーキテクチャを採用した製品は，2005年第1四半期に出荷される予定．

[図1] パケット・ヘッダ検索用の新しいCAMアーキテクチャ