[ keyword： EDA ]
Aplus，動作速度を平均15～20％引き上げられるFPGA/PLD用配置最適化ツールの国内販売を開始
ニュース 2003年5月13日
米国Aplus Design Technologies社は，FPGA/PLD用論理・配置最適化ツール「PALACE」の国内販売を開始した．本ツールを利用すると，FPGA/PLDの動作速度を平均15～20％引き上げることができるという．なお，本ツールは米国Altera社にOEM供給されており，MAX+PLUS IIのMAX3000/7000用フィッタにはすでに組み込まれている．
本ツールの入力は，論理合成ツールが生成したゲート・レベル・ネットリスト，面積やタイミングに関する制約条件，レイアウト後の配置配線情報である．これらのデータを本ツールに入力すると，面積やタイミングが改善されたゲート・レベル・ネットリスト，および配置配線ツール用の配置制約ファイルが出力される．本ツールは，与えられた配置配線情報と指定されたFPGA/PLDのデバイス・アーキテクチャを考慮しながら，論理最適化と再マッピングを行っているという．
現在，米国Actel社やAltera社，米国Xilinx社のFPGA/PLDに対応している．
[図1] PALACEの設計フロー
■価格 |
■連絡先 |
