米国Synopsys社は，同社のロジックBIST回路挿入ツール「DFT Compiler SoCBIST」にコア・テスト用ラッパの自動生成機能を追加した．ラッパとは，IPコアの入出力ピンに付加するスキャン用レジスタなどのテスト回路である．ちょうどバウンダリ・スキャン・テストと同じ方法で，IPコアの内部信号を観測したり，テスト信号をIPコアの内部に入力することができる．
本ツールは，生成したラッパの回路構成やスキャン・チェーンの構成，テスト手法などを記述したファイル（テスト・モデル）を生成する．このファイルのデータ・フォーマットは，米国IEEE（The Institute of Electrical and Electronics Engineers, Inc.）がP1450.6として標準化を進めている記述言語「CTL（Core Test Language）」の仕様に準拠している．このため，CTLをサポートしているEDAツールやLSIテスタに上記の情報を容易に受け渡すことができるという．このほか，IPコア単体ではなく，LSI全体のテストに利用できるテスト・パターンを生成する機能も用意した．
DFT Compiler SoCBISTは，これまで特定の顧客にのみ提供されていた．2003年3月中に，すべての顧客への出荷を開始する．なお，英国ARM社は，同社のマイクロプロセッサ・コアのテスト手法として，今回の機能をサポートすることを表明している．
[図1] システムLSIのコア・テスト
|
