
米国Lattice Semiconductor社は,待機時電流が最大20μA〜30μAと小さいComplex PLDファミリ「ispMACH 4000Z」を発売した.リーク電流を減らすために,新たなトランジスタ構造を採用したという.電源電圧は1.8V.32マクロ・セル品を300MHzで動作させた場合の消費電力は約20mW.
デバイス・アーキテクチャはispMACH 4000V/B/Cファミリと同じである.マクロ・セル数が32,64,128の3品種を用意する.ピン間伝播遅延時間は3.5ns〜4.5ns,最大動作周波数は206MHz〜265MHz.I/O電圧レベルは1.8V,2.5V,3.3Vに対応しており,5Vの信号を入力しても本Complex PLDが破壊されることはないという.JTAG ISP(in-system programming),バウンダリ・スキャン・テスト,活線挿抜,出力スルー・レート制御などの機能を備えている.
パッケージはTQFPまたはBGA.32マクロ・セル品はすでに出荷を開始している.64マクロ・セル品と128マクロ・セル品は2003年中ごろに出荷を開始する予定.
[写真1] ispMACH 4000Zの外観
[表1] ispMACH 4000Zファミリの概要
|
ispMACH 4032Z |
ispMACH 4032Z |
ispMACH 4032Z |
| マクロ・セル数 |
32 |
64 |
128 |
| I/O数 |
32 |
32,64 |
64,92 |
| 最大動作周波数 |
265MHz |
232MHz |
206MHz |
| ピン間伝播遅延時間 |
3.5ns |
4.0ns |
4.5ns |
| 待機時電流 |
20μA |
20μA |
30μA |
| パッケージ |
49ピンBGA,
48ピンTQFP |
48ピンTQFP,
100ピンTQFP |
100ピンTQFP,
128ピンTQFP |


|