LSIシステムズ，FPGAに実装できるディジタル・ハイビジョン向けMPEG-2ビデオ・デコーダIPコアを発売

　エルエスアイシステムズは，FPGAに実装できるディジタル・ハイビジョン・テレビ向けMPEG-2ビデオ・デコーダIPコアを発売した．デコード処理性能を維持しながら，動作周波数を下げられるアーキテクチャを採用したことにより，ディジタル・ハイビジョン・テレビ向けのIPコアをFPGAに組み込めるようになったという．必要なシステム・ゲート数は540万ゲート．例えば，動作周波数が60MHzのとき，1440×1080画素の画像を最大4倍速でデコードできる．なお，今回のIPコアに音声のストリーミング機能は含まれていない．

　本IPコアを利用して，720×480画素（通常放送）と1440×1080画素（ハイビジョン放送）のデモンストレーションを行った．このデモンストレーションでは，MPEG-2デコーダ・ボードとHD（high　definition）/SD（standard definition）インターフェース・ボード，これらを搭載する開発用ボード，MPEG記録再生機能を持ったパソコン，テレビ・モニタを組み合わせた．MPEG-2デコーダ・ボードには，米国Xilinx社のVirtex-IIシリーズ「XC2V6000」のほか，インターフェース・ボードを制御するIC，3個のSDRAMなどが搭載されている．

　同社は，顧客の要望に応じて，MPEG-2デコーダIPコアやLSIの受託設計，およびFPGAモジュールの提供などを行うという．

[写真1] MPEG-2ビデオ・デコーダ・ボードの外観

[写真2] MPEG-2デコーダ・ボードのデモンストレーションの構成図