NEC，最大1億ゲートの90nmプロセスCMOSセル・ベースICを発売

　NECは，最大搭載ゲート数が1億のCMOSセル・ベースIC「CB-90ファミリ」を発売する．最小線幅は90nm．0.13μmプロセスで製造する同社の「CB-130ファミリ」と比べて，回路規模が約1.9倍になった．また，動作速度は約20％速くなり，消費電力は約40％下がったという．

　最大I/O数は2800．電源電圧は，内部が1.0V，入出力部が1.8V，2.5V，3.3V．出力駆動能力は最大12mA．層数は最大9で，全層銅配線．

　回路ライブラリとして，高速版の「CB-90H」，高集積版の「CB-90M」，低消費電力版の「CB-90L」を用意する．高速版ライブラリに含まれるインバータの入出力伝播遅延時間は7.3ps（1.0V動作，ファンアウト数2），動作周波数は1GHz以上．このライブラリは，例えば，ハイエンドのコンピュータ機器や通信機器，グラフィックス機器などに利用されるという．一方，高集積版ライブラリを使用した場合の回路密度は40.4万ゲート/mm2になる．例えば，低価格のネットワーク機器やディジタル家電などへの適用に向いているという．また，低消費電力版ライブラリを利用した場合，1ゲート当たりの消費電力は約2.7nW/MHz（1.0V動作）に，待機時電流は数μAになる．例えば，携帯機器などにおける需要を見込んでいる．

　本セル・ベースICの設計・製造プロセスは，国内半導体メーカが共同出資している研究組織のSTARC（半導体理工学研究センター）やASPLA（先端SoC基盤技術開発）の基準に基づいている．そのため，同じ基準を採用しているメーカの製造プロセスで開発されたIPコアを流用しやすいという．

　同社は性能評価用の回路ライブラリを2002年12月に提供する．本セル・ベースICの受注開始は2003年3月から，サンプル出荷の開始は2003年6月から，量産出荷の開始は2003年第3四半期からとなる予定．ただし，低消費電力版ライブラリ（CB-90L）についてのみ，受注開始は2003年9月から，サンプル出荷と量産出荷の開始は2004年からとなる．