LSI Logic，6,400万ゲートの論理と100MビットのSRAMを1チップに集積できる90nmルールのプロセス技術を発表

　米国LSI Logic社は，6,400万ゲートの論理と100MビットのSRAMを1チップに集積できる90nmルールのプロセス技術「G90」を発表した．ゲート密度は43万ゲート/ｍｍ2，メモリ密度は750Kビット/mm2である．6個のトランジスタで構成されるSRAMのビット・セル・サイズは0.99μm2以下になる予定．

　G90では，配線ピッチが0.28μm以下になる．同社の従来品「Gflx」より面積を約32％小さくできる．また，ハード・マクロのマイクロプロセッサのクロック周波数は最大800MHz，論理合成ツールとASIC（application specific integrated circuit）ライブラリを使って生成した論理回路のクロック周波数は最大533MHzである．1ゲート当たりの消費電力は2nW．インバータの伝播遅延時間は10ps．

　内部コアの電源電圧は1.0V．ミックスト・シグナル回路向けの電源電圧は1.2V．I/Oの電源電圧は5V，3.3V，2.5V，1.8V，1.5Vに対応している．すべての配線層では銅配線とlow-k材料が用いられている．配線層数は6～10．

　G90の開発は台湾TSMC（Taiwan Semiconductor Manufacturing Co.)と共同で行われた．そのためTSMCのもつ90nmルールのプロセス技術とG90は互換性がある．これにより，TSMCのプロセスを使用して評価・製造したIPコアを，そのままLSI Logic社のプロセスで利用できるという．

　米国では，一部の顧客に対して2002年7月からG90のASICライブラリの供給を始める．ASICやASSP（application specific standard product）の量産出荷の開始時期は2003年第2四半期．日本での量産出荷は，米国より半年ほど遅れる予定．

[写真1] 設計ルールに対するチップ面積の比較