エプソン，DMAやフラッシュ・メモリ，物理層処理などを1チップに集積したIDE-IEEE1394ブリッジLSIを発売

　セイコーエプソンは，DMA回路やフラッシュ・メモリ，物理層処理回路などを1チップに集積したIDE-IEEE1394ブリッジLSI「S1R72901」を発売した．本LSIは，IEEE1394a-2000準拠のIEEE1394インターフェースと，UDMA100準拠のIDEインターフェースに対応している．ハード・ディスク装置やDVD装置などのストレージ機器に利用できる．

　同社は，CPU，リンク層回路およびファームウェアやIDコードを格納するためのフラッシュ・メモリを内蔵したIDE-IEEE1394ブリッジLSI「S1R72803」をすでに発売している．今回は，このS1R72803に物理層回路を追加した．これにより，2チップ必要だったブリッジ機能を1チップで実現できるようになった．パッケージは14mm×14mmの100ピンQFP．ピン・ピッチは0.5mm．

　本LSIには同社の32ビットRISC CPUコア「C33mini」が組み込まれている．C33miniは，同社のRISCプロセッサ「S1C33ファミリ」から周辺機能を取り除き，組み込み用にカスタマイズしたものである．フラッシュ・メモリのメモリ容量は64Kバイト．電源電圧は3.3±0.3V．また，S1C33ファミリ用のICE（in-circuit emulator）「ICD33」と接続するための端子（6ピン）を備えている．この端子はJTAG端子としても機能する．

　2002年第2四半期からS1R72901の量産を開始する予定．今後，IEEE1394bに対応した製品を開発する予定．これとは別に，USB2.0とIEEE1394のブリッジLSIも開発していくという．

[写真1] S1R72901F00A