言語標準化とEDA市場の両面でCベース設計をめぐる競争がヒート・アップ ――高速SystemCシミュレータが続々，今年後半にはビヘイビア合成も
現在，C/C++ベースのシステム・レベル設計環境における主導権をめぐり，言語標準化とEDAツール市場の両面で，EDAベンダが火花を散らし合っている．米国カリフォルニア州Anaheimで開催された40th Design Automation Conference（会期は2003年6月2日～6日）では，こうした状況を反映した動きが随所に見受けられた．例えば，米国Cadence Design Systems社は，SystemVerilogに対抗する言語拡張仕様をIEEEに寄進した．SystemCに対応した独自開発の高速シミュレータのデモンストレーションが展示会場のあちらこちらで行われていた．
●CadenceがSystemVerilogの業界標準化に「待った」
Cadence社は，2005年のVerilog HDL（IEEE 1364）の仕様改定を見据えて，同社がまとめた言語仕様拡張案「Verilog language extensions」をIEEEに寄進すると発表した．Verilog language extentionsには，データ・タイプ，テストベンチ記述，IPコア・データ暗号化などの仕様が含まれている．これは，Accellera（HDLの標準化・普及推進活動を進めている業界団体）や米国Synopsys社が次期Verilog HDLとして推している「SystemVerilog」の規格と真っ向から対立する動きである．「当社の検証環境Incisiveにおいて，SystemVerilogをサポートする予定はない．SystemVerilogはまだ標準ではないからだ．IEEEが策定したVerilog HDLこそが標準だ」（Cadence社，Vice President, Verification MarketingのMitch Weaver氏）．
Accelleraでは昨年ころから，「次期Verilog HDLのベースはSystemVerilog」と説明してきた．一方，SystemVerilogの言語仕様策定に貢献した米国Co-Design Automation社をSynopsys社が買収した結果，次期Verilog HDLの標準化において，Synopsys社の存在感が大きくなってきた．今回の動きは，Verilog HDLシミュレータ・ベンダの元祖とも言えるCadence社が，Synopsys社をけん制した動きとも受け取れる．
●カーネルを独自開発したSystemCシミュレータが続々登場
SystemCを入力とするシミュレータとしては，OSCI（Open SystemC Initiative）が無償で配布しているリファレンス・シミュレータが存在する．しかし，このシミュレータは処理速度や使い勝手の面でやや難があると言われている．そこで，EDAベンダはカーネルを独自に開発したSystemCシミュレータを続々市場に投入し始めている．
まず，米国CoWare社は，同社のハードウェア・ソフトウェア協調設計環境の入力言語をそれまでのCoWare CからSystemCに切り替えるのに合わせて，SystemCベースの検証環境「ConvergenSC System Verifier」の出荷を始めている（写真1）．この環境には独自開発のSystemCシミュレータが含まれている．「OSCIのリファレンス・シミュレータと比べて2～10倍，平均で5倍速い」（同社President & CEOのAlan Naumann氏）．
[写真1] SystemCによるハードウェア・ソフトウェア協調設計環境のデモンストレーションが行われたCoWare社のブース
一方，Cadence社も同社のシミュレーション環境のSystemC対応版を出荷し始めた（写真2）．シングル・カーネル上でVHDL，Verilog HDL，アルゴリズム・レベルのC，SystemC，アナログ/ミックスト・シグナル記述などが動作する．そのため，記述言語の異なるモジュールを含んだ設計データを高速にシミュレーションできるという．
[写真2] 検証環境「Incisive」のデモンストレーションが行われたCadence社のブース
さらに，米国Mentor Graphics社でも，HDLシミュレータ「ModelSim」の機能を強化する方向で動いているという（写真3）．現在のバージョンであるModelSim ver 5.7では，PLI/FLIとモデル・ラッピングを利用してCモデルとリンクしている．これに対して，今年後半に登場するver 5.8では，「ModelSimはさらにSystemCとフレンドリになる」（同社Model Technology部門，Director of Strategic Business DevelopmentのDennis B. Brophy氏）として，SystemCの実行環境をより緊密な形でModelSimに統合していくことを表明した．
[写真3] HDLシミュレータ「ModelSim」のデモンストレーションが行われたMentor社のブース
●Mentor，C入力のビヘイビア合成に二つの方向から挑戦
Mentor社は，今年後半，二つの方向からビヘイビア合成市場の開拓に挑もうとしている．一つは論理合成ツールの拡張機能として，もう一つはハードウェア・ソフトウェア協調設計ツールの一部の機能としてである．
まず同社は，論理合成ツール「Precision」の機能を立て続けに強化することを計画している．今年（2003年）の第3四半期にはフィジカル合成オプションをリリースし，その後，まもなくビヘイビア合成オプションも発表するもよう．ビヘイビア合成の入力記述はANSI Cになるという．C/C++でアルゴリズムを設計した場合，SystemCやHandel-C（英国Celoxica社のCベース言語）では記述の書き直しが発生する．これに対して，ANSI C入力ではこうした修正が発生しない．こうした点を評価してANSI Cの採用を決めたようだ．
一方，同社はビヘイビア合成に対するもうひとつの取り組みも並行して進めている．シャープのビヘイビア合成ツール「Bach C」を同社のハードウェア・ソフトウェア協調検証ツール「Seamless」と組み合わせ，新しいハードウェア・ソフトウェア協調設計環境を製品化するもよう．システム・レベルの記述を作成して性能を解析し，性能が不足しているようであれば，ハードウェアの部分を増やすというアプローチを採る．このとき，ハードウェアの部分を評価するために，Bach Cのビヘイビア合成機能を利用するようだ．
また，米国Forte Design Systems社も「Behavioral Design Suite」というビヘイビア合成機能を含む設計環境の展示を行った．これは，以前，Cynsesizerと呼ばれていたビヘイビア合成ツールに，アーキテクチャ評価のための機能や検証機能を追加した環境である．
