No.16 目次
2017年1月25日
|
|
|
||||||
特集
|
プロローグ 【HDL設計なんて時代遅れ！】 開発手法のパラダイム・シフト ARMコアFPGAを使って完全C/C++言語で設計する時代が到来 |
丸山 としひろ，来栖川 智久，横山 雅一 | p.4 |  |
|---|---|---|---|
|
第1章 【無償で使える60日限定版も提供開始！】 完全C言語記述でMy LSIを設計できる ARMコアFPGA向け開発ツールSDSoC |
横山 雅一 | p.7 | |
|
第1章Appendix 【純粋FPGAより実は使いやすい！】 SDSoCを使って開発を行えるデバイスはこれだ！ ARMプロセッサ＋FPGA＝Zynq |
横山 雅一 | p.12 | |
|
第2章 【必要な機能だけあれば十分！】 Linuxが動作するARMコアFPGAデバイスを活用するために オリジナルZynqボードの開発のポイント |
来栖川 智久 | p.15 | |
|
第2章Appendix 【48mm角の組み込み向け】 定番評価ボードからの移行もしやすい SDSoC対応小型ZynqボードKiss4の開発 |
来栖川 智久 | p.18 | |
|
第3章 【最小構成の開発環境】 オリジナル・ボードをSDSoC対応にする...ステップ1 シンプル版プラットフォームの作成 |
横山 雅一 | p.23 | |
|
第3章Appendix 【2016年12月にバージョンアップ】 最新版でこう変わる プラットフォーム作成におけるSDSoC 2016.2とSDx 2016.3の違い |
横山 雅一 | p.29 | |
|
第4章 【実用構成の開発環境】 オリジナル・ボードをSDSoC対応にする...ステップ2 I/O対応版プラットフォームの作成 |
横山 雅一 | p.31 | |
|
第5章 【やっぱりLチカから】 ソフトウェアからのハードウェア制御の第一歩 Cプログラムから使えるLED制御回路の設計 |
来栖川 智久 | p.36 | |
|
第6章 【画像処理アプリケーションを例に】 ソフトウェア記述のままでは性能が上がらない！ Cプログラムの高速ハードウェア化テクニック |
横山 雅一 | p.39 | |
|
第7章 【温度と圧力の計測を例に】 センサから届くアナログ信号の扱いもC言語でOK！ 連続データの処理のハードウェア化 |
横山 雅一 | p.45 | |
|
第8章 【Zynq 2段ロケット！！】 高速UARTコアを使って相互通信 分散処理対応プラットフォームの構築 |
横山 雅一 | p.54 | |
|
第8章Appendix 【6.25Mbps通信が可能！】 分散処理を実現するために不可欠 ボード間通信のための高速UARTコアの機能 |
横山 雅一 | p.59 | |
|
第9章 【動体検出処理を例に】 ハードウェア化のためには物理アドレスを意識することが重要 大量データ転送処理の最適化 |
小山 忠昭 | p.62 | |
特集関連 特別寄稿
|
【入門者も経験者も参加できる勉強会】 SDSoCや高位合成技術について情報交換できる FPGAコミュニティのススメ |
＠Vengineer | p.65 | |
|---|
高位合成ツールVivado HLS 特設記事
|
第1章 【画像フィルタをハードウェア化！】 無料のVivado HL WebPACK Editionで高位合成にチャレンジしよう(AXI4マスタ編) アルゴリズム通りに記述したフィルタCプログラムをハードウェア化してみよう |
小野 雅晃 | p.78 | |
|---|---|---|---|
|
第2章 【ステップアップで高速化！】 無料のVivado HL WebPACK Editionで高位合成にチャレンジしよう(AXI4マスタ編) ライン・バッファ/バースト転送/最適化指示子を駆使した高速化テクニック |
小野 雅晃 | p.94 | |
最新技術解説
|
【デュアルCPUコアでデュアルOS！】 最小限の機能でFPGAを高速起動してからLinuxを立ち上げる Zynqで試す！リアルタイムOS & Linuxのデュアルブート方法 |
石原 ひでみ | p.69 | |
|---|---|---|---|
|
【IoT制御にも使える！】 コンフィグレーション用フラッシュROMを内蔵したLattice社MachXO3LFを搭載 SDカード・サイズで10/100Base-TXネットワーク対応の小型FPGAボードexLeaf |
三好 健文 | p.112 | |
|
【FPGA+Chainerでディープ・ラーニング】 Altera SDK for OpenCLで電力効率に優れたアクセラレータを実現できる Chainerを使ったディープ・ニューラル・ネットワークをFPGAで動かしてみよう |
中原 啓貴 | p.118 | |
|
【Alteraデバイス使いこなし術】 Altera PLL Reconfig機能の生成手順から実機での動作波形観測まで 動的にクロック周波数の変更が可能なPLLの使い方 |
田坂 光成 | p.134 | |
最新デバイス紹介
|
【OPアンプ回路がFPGA感覚で使える！】 FPGAでは構成できない任意のアナログ回路を1チップに analogramを使った発振回路の設計と実波形観測 |
桑野 雅彦 | p.124 | |
|---|
Post a Comment