米国MIPS Technologies社は，浮動小数点演算機能（FPU）を搭載した64ビットCPUコア「MIPS64 5Kf」を発売する．2001年6月末からライセンス供与を行う．マスク・レイアウトが固定されたハード・マクロとマスク・レイアウトが固定されていないソフト・マクロの両方で提供可能である．すでに，米国LSI Logic社，米国Atmel社，米国Texas Instruments社などが採用を決めているという．
設計ルールは0.13μmを採用している．コア部分の消費電力は1.3〜1.5mW/MHzである．メモリ管理ユニット（MMU）は，TLB(translation look-a-side buffer)と呼ばれるバッファ・メモリを持っている．このためページングのときのメモリ・アクセスを高速化できる．
動作クロック周波数390MHz時の標準性能は，整数演算が585Dhrystone MIPS（予測値），浮動小数演算が780MFLOPS（ピーク時）である．
ミップス・テクノロジーのホームページ
http://www.mips-japan.co.jp/
|
