Interface増刊 『CQ Endeavor Verilog HDL』，『CQ Endeavor VHDL』
2009年6月29日
CQ Endeavor Verilog HDLのオンライン・デモ
CQ Endeavor Verilog HDLのご購入はこちらから
CQ Endeavor Verilog HDLのCD-ROMに収納されている学習ソフトウェアでは，アニメーションおよび音声ガイドにより，ヴァーチャルな講師によるマン・ツー・マンの講義を受講することができます．ただ聞くだけでなく，習熟度を判定するテストもあります．ここでは，その一部を閲覧して体験することができます．
CQ Endeavor Verilog HDLは全体が29の学習単元（ユニット）で構成されています．各ユニットでは，基本文法，回路記述，テストベンチ，記述ノウハウなどを扱っています．
画面上をクリックして解説ボタンを押してください．講義が始まります．
なお動作環境は以下の通りです．
OS ： Windows XP，Vista
ブラウザ ： Internet Explorer 6および7
プラグイン ： Shockwave player
Shockwaveが必要な方は，ここ
をクリックしてダウンロードしてください（Shockwaveプラグインをインストールするときは，管理者権限で行う必要があります）．
注：以下のデモンストレーションでは，音声（アナウンス）が重要です．PCのスピーカを必ずONにして実行してください．
| Verilog HDL版のデモンストレーション |
1．簡単な記述例 ‥ 「E1(5) フルアダーの記述」
ここでは簡単な記述例として，フルアダー（加算回路）について解説しています．強調，反転，吹き出しなどを用いて効果的に解説していることに注目してください．
←クリックしてください
2．修了判定の例 ‥ 「E6(12) 修了判定1」
各ユニットの最後には修了判定があります．これは穴埋め記述式の修了判定の例です．採点ボタンを押すと正誤判定し，誤った場合には解答の助けとなるヒントを表示します．
なお，このデモでは記入した解答は保存されませんが，CQ Endeavor Verilog HDLでは，ログイン・ユーザごとに受講記録として保存されます．
←クリックしてください
3．回路記述例 ‥ 「C6(3) アップダウンカウンタ」
CQ Endeavor Verilog HDLでは数多くの回路記述例を説明しています．すべて論理合成可能な記述例です．このユニットにいたるまでに基本的な部分は学習済みですので，このユニットでは目的の回路の要点を中心に解説しています．
←クリックしてください
4．より高度な内容の例 ‥ 「O6(3) functionのデメリット1」
Oユニットでは実際の設計に役立つ重要な情報を提供しています．ここでは，組み合わせ回路の記述にfunctionを使ったデメリットの例を説明しています．
←クリックしてください
CQ Endeavor Verilog HDLのテキストには，このような解説ページが約280ページ含まれています．本学習ソフトウェアを用いることで，Verilog HDLによる設計・検証・論理合成をひととおり学ぶことができます．
