組み込みﾆｭｰｽ2008.5.15

Bluespec,SystemVerilogﾗｲｸな記述からRTLのVerilog HDL記述を生成できるﾋﾞﾍｲﾋﾞｱ合成環境の国内販売を開始

　米国Bluespec社は,SystemVerilogﾗｲｸな記述からRTLのVerilog HDL記述を生成できるﾋﾞﾍｲﾋﾞｱ合成環境｢Bluespec SystemVerilog｣の国内販売を開始した．本環境は,ﾋﾞﾍｲﾋﾞｱ合成を行う｢Bluespec Compiler(BSC)｣と,ﾄﾗﾝｻﾞｸｼｮﾝ･ﾚﾍﾞﾙ･ｼﾐｭﾚｰﾀ｢Bluespec Simulator(Bluesim)｣で構成される．本環境を利用することでLSIの設計や検証を効率化でき,開発期間を従来の半分以下に短縮できるという．

　入力となるﾋﾞﾍｲﾋﾞｱ記述は,SystemVerilogに似た独自言語で作成する(この言語も｢Bluespec SystemVerilog｣と呼ばれている)．このﾋﾞﾍｲﾋﾞｱ記述は,ｱﾄﾐｯｸ･ﾄﾗﾝｻﾞｸｼｮﾝと呼ばれるこれ以上不可分なﾄﾗﾝｻﾞｸｼｮﾝに基づいてﾓﾃﾞﾘﾝｸﾞされる．ﾄﾘｶﾞとなる条件と対応する処理をﾙｰﾙに従って記述することで,ｱﾙｺﾞﾘｽﾞﾑ(演算処理部)や制御部を設計できる．従来のﾋﾞﾍｲﾋﾞｱ合成ﾂｰﾙは,演算処理部の設計は比較的得意だったが,制御部の設計に難がある場合が多かったという．

　Bluespec SystemVerilogは,RTLのﾃｽﾄﾍﾞﾝﾁの生成にも利用できる．またBluespec Simulatorは,同社の独自言語とVerilog HDLが混在した回路の検証に対応している．

　OSは,32ﾋﾞｯﾄまたは64ﾋﾞｯﾄのRed Hat Enterprise Linuxに対応する．国内販売代理店はｻｲﾊﾞﾈｯﾄｼｽﾃﾑ．

■価格
下記に問い合わせ

■連絡先
ｻｲﾊﾞﾈｯﾄｼｽﾃﾑ株式会社
TEL:03-5297-3295
E-mail:bluespec@cybernet.co.jp