組み込みﾆｭｰｽ2006.5.9

Mentor社,ｼﾐｭﾚｰﾀと形式的検証ﾂｰﾙのｶﾊﾞﾚｯｼﾞ･ﾃﾞｰﾀ管理を一元化

　米国Mentor Graphics社は,同社のｼﾐｭﾚｰﾀ｢Questa｣を6.1から6.2にﾊﾞｰｼﾞｮﾝ･ｱｯﾌﾟした．これに伴って,ｶﾊﾞﾚｯｼﾞ情報に関するﾃﾞｰﾀﾍﾞｰｽを,ﾌｫｰﾏﾙ検証ﾂｰﾙ｢0-In Formal Verification｣のﾃﾞｰﾀﾍﾞｰｽと一元化した．

　Questaは,SystemVerilog,Verilog HDL,VHDL,PSL(Property Specification Language),SystemCの5言語に対応するｼﾐｭﾚｰﾀである．0-In Formal Verificationは,ｼﾐｭﾚｰｼｮﾝ･ﾊﾟﾀｰﾝが不要な静的解析機能とｼﾐｭﾚｰｼｮﾝ･ﾍﾞｰｽの動的解析機能を備えるﾌｫｰﾏﾙ検証ﾂｰﾙである(後者の動的解析機能を利用する際に,ｶﾊﾞﾚｯｼﾞ情報を参照する)．これらのﾂｰﾙは,同社が提唱している検証手法｢AVM(Advanced Verification Methodology)｣に準拠している．AVMは,制約付きﾗﾝﾀﾞﾑ･ﾊﾟﾀｰﾝ生成や機能ｶﾊﾞﾚｯｼﾞ,ｱｻｰｼｮﾝといった機能検証の技術をSystemCやSystemVerilogの設計環境で利用する際のｶﾞｲﾄﾞﾗｲﾝをまとめたものである．

　今回のﾃﾞｰﾀﾍﾞｰｽを,同社はUCDB(Unified Coverage Database)と呼んでいる．このﾃﾞｰﾀﾍﾞｰｽでは,ｺｰﾄﾞ･ｶﾊﾞﾚｯｼﾞやFSM(finite state machine)ｶﾊﾞﾚｯｼﾞ,ﾄｸﾞﾙ･ｶﾊﾞﾚｯｼﾞ,SystemVerilog Covergroupｶﾊﾞﾚｯｼﾞ,SVA(SystemVerilogｱｻｰｼｮﾝ)やPSLのcoverﾃﾞｨﾚｸﾃｨﾌﾞ,ｱｻｰｼｮﾝ･ﾃﾞｰﾀ,ﾃｽﾄ項目などが管理の対象となる．また,読み書き双方向のAPI(application programming interface)を備えている．これを利用すると,ほかのﾂｰﾙのﾃﾞｰﾀやﾕｰｻﾞ･ﾃﾞｰﾀを追加したり,ｶｽﾀﾑ･ﾚﾎﾟｰﾄを生成したりできる．例えば,Excelなどで作成したﾃｽﾄ計画書を取り込んでﾃｽﾄを自動実行し,結果を専用のGUIで確認するといったことが可能となる．本ﾃﾞｰﾀﾍﾞｰｽは1秒間に100万回のｱｸｾｽが可能であり,多数のｼﾐｭﾚｰﾀを並行稼働するｼﾐｭﾚｰｼｮﾝ･ﾌｧｰﾑなどにも対応できるという．

　さらにMentor社は,同社の検証技術や検証手法(AVM)の普及を目指す企業提携ﾌﾟﾛｸﾞﾗﾑ｢QVP(Questa Vanguard Program)｣を発足した．現在,27社が加盟している．

■価格
下記に問い合わせ

■連絡先
ﾒﾝﾀｰ･ｸﾞﾗﾌｨｯｸｽ･ｼﾞｬﾊﾟﾝ株式会社
TEL:03-5488-3035