組み込みﾆｭｰｽ2006.2.20

ｾｲｺｰｴﾌﾟｿﾝ,ｹﾞｰﾄｱﾚｲ用のﾊﾟｯｹｰｼﾞとして実装面積の小さいWCSPを用意

　ｾｲｺｰｴﾌﾟｿﾝは,同社のｹﾞｰﾄｱﾚｲ用のﾊﾟｯｹｰｼﾞとして,実装面積の小さいWCSP(wafer level chip scale package)を用意した．WCSPは,ｼﾘｺﾝ･ｳｪﾊの状態でﾊﾟｯﾄﾞと外部のﾊﾞﾝﾌﾟを接続するWLP(wafer level packaging)という技術で作られたCSPである．

　今回,このWCSPを採用したのは,同社の｢S1L50000ｼﾘｰｽﾞ｣のうちの比較的ｹﾞｰﾄ数の少ない品種である．すなわち,ｹﾞｰﾄ数が6,000ｹﾞｰﾄの｢S1L5006x｣(ﾊﾟｯｹｰｼﾞの外形寸法は2.41mm×2.41mm,16ﾋﾟﾝ),12,000ｹﾞｰﾄの｢S1L5012x｣(同),28,000ｹﾞｰﾄの｢S1L5028x｣(3.04mm×3.04mm,24ﾋﾟﾝ),75,000ｹﾞｰﾄの｢S1L5075x｣(4.16mm×4.16mm,49ﾋﾟﾝ),125,000ｹﾞｰﾄの｢S1L5125x｣(5mm×5mm,81ﾋﾟﾝ)である．このうち,S1L5006xとS1L5012xは新たに製品化した．

　S1L5012xとS1L5006xの配線層数は2または3,内部ｹﾞｰﾄの入出力伝播遅延時間は0.14ns(電源電源が3.3Vの場合),入力ﾊﾞｯﾌｧの伝播遅延時間は0.38ns(同5Vの場合),出力ﾊﾞｯﾌｧの伝播遅延時間は2.12ns(同5Vの場合)である．また,1端子当たりの消費電流は0.7μW/MHz．電源電圧は内部が3.3V,入出力部が5Vまたは3.3V．0.35μmのCMOSﾌﾟﾛｾｽで製造する．

　WCSP以外に,QFNやTQFPといったﾊﾟｯｹｰｼﾞも用意する．

■価格
下記に問い合わせ

■連絡先
ｾｲｺｰｴﾌﾟｿﾝ株式会社
TEL:042-587-5816