組み込みﾆｭｰｽ2006.2.9

Lattice,高速ｼﾘｱﾙ･ｲﾝﾀｰﾌｪｰｽ対応のFPGAﾌｧﾐﾘと低ｺｽﾄFPGAﾌｧﾐﾘを発売

　米国Lattice Semiconductor社は,最大3.4Gbpsのｼﾘｱﾙ･ｲﾝﾀｰﾌｪｰｽに対応するFPGAﾌｧﾐﾘ｢LatticeSC｣と低価格のFPGAﾌｧﾐﾘ｢LatticeECP2｣を発売した．ﾌﾟﾛｸﾞﾗﾑ素子はSRAMｾﾙ．LatticeXPﾌｧﾐﾘなどとは異なり,ｺﾝﾌｨｸﾞﾚｰｼｮﾝ･ﾃﾞｰﾀ格納用のﾌﾗｯｼｭ･ﾒﾓﾘは内蔵していない．

　LatticeSCは,約15,200～115,200個の4入力LUT(ﾙｯｸｱｯﾌﾟ･ﾃｰﾌﾞﾙ),56～424個の18Kﾋﾞｯﾄ･ﾒﾓﾘ･ﾌﾞﾛｯｸ,最大で3.4Gbpsに対応する4～32個のSERDESﾌﾞﾛｯｸ,8個のｱﾅﾛｸﾞPLL(phase-locked loop),12個のﾃﾞｨｼﾞﾀﾙPLL(DLL)などを持つ．高速ｼﾘｱﾙ･ﾄﾗﾝｼｰﾊﾞは,PCI ExpressやｷﾞｶﾞﾋﾞｯﾄEthernet,Serial RapidIOなどの規格に対応する．また,ﾌﾟﾛﾄｺﾙ処理のための回路を内蔵する．

　LatticeSCは,約5万ｹﾞｰﾄ規模のﾊｰﾄﾞ･ﾏｸﾛを複数搭載できる構造になっているという．例えば,PCI ExpressのMAC(media access control)機能やDDR SDRAMｺﾝﾄﾛｰﾗなどのﾊｰﾄﾞ･ﾏｸﾛを組み込める．これらの機能を搭載する製品は｢LatticeSC-M｣として発売される予定．

　富士通の90nmのCMOSﾌﾟﾛｾｽで製造する．電源電圧はｺｱ電圧が1.0～1.2V．｢LatticeSC25｣のｻﾝﾌﾟﾙ出荷は2006年第1四半期から,量産出荷は2006年第2四半期から開始する．

　LatticeECP2は,約6,000～68,000個の4入力LUT,3～56個の18Kﾋﾞｯﾄ･ﾒﾓﾘ･ﾌﾞﾛｯｸ,3～22個のDSPﾌﾞﾛｯｸなどを持つ低ｺｽﾄFPGAである．一つのDSPﾌﾞﾛｯｸは,36×36ﾋﾞｯﾄの乗算器と加減算/積算器で構成される．この乗算器は,4個の18×18ﾋﾞｯﾄ乗算器や8個の9×9ﾋﾞｯﾄ乗算器としても利用できる．｢LatticeECP2-50｣のｻﾝﾌﾟﾙ出荷は2006年第1四半期から開始する．

■価格
49ﾄﾞﾙ(LatticeSC25,2007年の25,000個購入時の単価)
23.95ﾄﾞﾙ(LatticeECP50,2007年の10万個購入時の単価)

■連絡先
ﾗﾃｨｽｾﾐｺﾝﾀﾞｸﾀｰ株式会社
TEL:03-3342-0701