組み込みﾆｭｰｽ2005.7.19

Lattice,CPLDに近い使い勝手を実現したﾌﾗｯｼｭ･ﾒﾓﾘ内蔵FPGAを発売

　米国Lattice Semiconductor社は,ﾌﾗｯｼｭ･ﾒﾓﾘを内蔵するFPGAﾌｧﾐﾘ｢MachXO｣を発売した．256 LUT(look-up table)～2,280 LUTを搭載する4品種を用意する．従来,大規模CPLDや小規模FPGAが使われてきたｱﾌﾟﾘｹｰｼｮﾝへの適用をねらう．

　MachXOの基本ｱｰｷﾃｸﾁｬは,すでに発売されているLatticeXPと同等である．すなわち,SRAMで構成される4入力LUTをﾍﾞｰｽとし,回路(ｺﾝﾌｨｸﾞﾚｰｼｮﾝ)ﾃﾞｰﾀを記録するﾌﾗｯｼｭ･ﾒﾓﾘを内蔵する．電源投入後,ｺﾝﾌｨｸﾞﾚｰｼｮﾝに要する時間は1ms以下である．

　MachXOは,LatticeXPと比較すると小規模だが,規模に対してI/Oﾋﾟﾝの数が多いことが特徴である．また,一部の製品のみPLL(phase-locked loop)と9Kﾋﾞｯﾄのﾒﾓﾘ･ﾌﾞﾛｯｸを内蔵．

　0.13μmﾌﾟﾛｾｽで製造する．ｺｱ電圧は1.2V．ｺｱ用電源として,外部から1.2Vを供給する低電圧版と,1.8/2.5/3.3Vを供給する通常電圧版(電圧ﾚｷﾞｭﾚｰﾀ内蔵)の2種類が用意される．

　｢MachXO256｣と｢MachXO640｣は,すでにｻﾝﾌﾟﾙ出荷を開始している．量産出荷は2005年第3四半期から．｢MachXO1200｣と｢MachXO2280｣は,2005年後半にｻﾝﾌﾟﾙ出荷を開始する予定である．

　設計ﾂｰﾙは,同社のPLD開発環境｢ispLEVER 5.0 SP1｣を使用する．MachXO256またはMachXO640を搭載する評価ﾎﾞｰﾄﾞを用意する．

■価格
1.50ﾄﾞﾙ(MachXO256,25万個購入時の単価)
2.25ﾄﾞﾙ(MachXO640,25万個購入時の単価)
99ﾄﾞﾙ(評価ﾎﾞｰﾄﾞ)

■連絡先
ﾗﾃｨｽｾﾐｺﾝﾀﾞｸﾀｰ株式会社
TEL:03-3342-0701