組み込みﾆｭｰｽ2004.3.8

Altera,CPLDに近い使い勝手を実現したﾌﾗｯｼｭ･ﾒﾓﾘ内蔵FPGAを発売

　米国Altera社は,CPLDに近い使い勝手を実現したFPGA｢MAX IIﾌｧﾐﾘ｣を発売する．ﾌﾗｯｼｭ･ﾒﾓﾘを内蔵しており,ｺﾝﾌｨｸﾞﾚｰｼｮﾝ･ﾃﾞｰﾀを格納･保持できる．ﾊﾟﾜｰ･ｵﾝ時間は,ｺﾝﾌｨｸﾞﾚｰｼｮﾝ･ﾃﾞｰﾀをﾌﾟﾛｸﾞﾗﾑ素子(SRAMｽｲｯﾁ)に転送する時間も含めて200μs～300μs．待機時電流は2mA～12mA．ｺｽﾄや消費電力に対する要求の厳しいCPLD市場を主なﾀｰｹﾞｯﾄとしている．

　従来のCPLDは,｢積項(product term)｣と呼ばれるﾃﾞﾊﾞｲｽ構造を採用している．この方式には,ﾏｸﾛ･ｾﾙ(論理ﾌﾞﾛｯｸ)数が増えるにしたがって,必要な配線ﾘｿｰｽの量(ｽｲｯﾁ数,配線領域の面積など)が急増するという問題がある．このため,ｺｽﾄを抑えながらCPLDの回路規模を増やすことが難しかった．MAX IIは,積項方式のﾃﾞﾊﾞｲｽ構造を採用せず,FPGAと同じﾙｯｸｱｯﾌﾟ･ﾃｰﾌﾞﾙ(LUT:look-up table)方式を採用している．具体的には,同社のFPGAﾌｧﾐﾘ｢Cyclone｣のLE(Logic Element)をﾍﾞｰｽに,I/O接続用の配線ﾘｿｰｽを追加するなどの改良を施した論理ｾﾙを内蔵している．

　基本のﾃﾞﾊﾞｲｽ構造がFPGAと同じであるため,従来のCPLDと異なり,MAX IIには配線経路によって入出力伝播遅延時間(Tpd)がばらつくという問題がある．しかし,0,18μmﾙｰﾙのﾌﾟﾛｾｽを採用したり,配線構造をくふうするなどして,従来のCPLDよりTpd性能を大幅に向上させたため,Tpdのばらつきは問題にはならないと同社では考えている．

　LE数が240～2,210の4品種を用意する．いずれも,ｺﾝﾌｨｸﾞﾚｰｼｮﾝ用とは別に,ﾕｰｻﾞが自由に利用できる8,192ﾋﾞｯﾄのﾌﾗｯｼｭ･ﾒﾓﾘを内蔵している．電源電圧は1.8V,2.5V,3.3V．これらの電圧に対応したﾚｷﾞｭﾚｰﾀ回路,およびJTAG回路を備えている．また,FPGAの動作中に,並行してｺﾝﾌｨｸﾞﾚｰｼｮﾝ用ﾌﾗｯｼｭ･ﾒﾓﾘの内容を書き換えることができる．

　開発にはQuartus II ver.4.0を利用する．このﾊﾞｰｼﾞｮﾝから,新たにMAX+plus IIﾓｰﾄﾞと呼ばれる操作画面を用意した．同ﾓｰﾄﾞを利用すると,MAX+plus IIと同じGUIやﾃﾞｰﾀ構造を利用して,FPGAやCPLDの開発を進められる．

　1,270個のLEを内蔵する品種(EPM1270)のｻﾝﾌﾟﾙ出荷は,2004年第3四半期から．2005年の初めには,すべての品種のｻﾝﾌﾟﾙ･ﾁｯﾌﾟを出荷するという．

　

※補足

　本記事掲載後,Altera社の日本支社である日本ｱﾙﾃﾗより｢MAX IIﾌｧﾐﾘ｣はFPGA製品ではなくCPLD製品であるという申し入れがありました．同社はCPLDの製品ｶﾃｺﾞﾘで,本製品を販売していきます．

■価格
1.4ﾄﾞﾙ(2005年,年間50万個購入時の単価)

■連絡先
日本ｱﾙﾃﾗ株式会社
TEL:03-3340-9480