Synopsys,シミュレータを組み込んで疑似エラー出力を回避したプロパティ検証ツールを発売
 米国Synopsys社は,false-negativeと呼ばれる疑似エラーを出力しないプロパティ検証ツール「Magellan」を発売する.プロパティ検証ツールとは,設計データが設計仕様(プロパティ)と合致しているかどうかをチェックするツールである.また,false-negativeとは,実際には起こり得ない動作や事象に対してツールがエラー・レポートを出力する状況を指す.実際の信号変化などを考慮せず,回路構造だけを静的に解析するタイプのツールでは,こうした疑似エラーが多数出現する場合がある.本ツールには,同社の論理シミュレータ「VCS」が組み込まれている.論理シミュレータによって実際に起こり得る動作や事象を模擬しながらプロパティ検証を行っているため,疑似エラーが発生しない.

 検証対象となる設計仕様としては,ユーザ定義のプロパティのほか,回路構造から自動抽出したプロパティも利用できる.プロパティの自動抽出によって検証できる項目としては,full_case/paralle_case合成ディレクティブ,配列の範囲外参照,X値の伝播,バスのコンテンション,バスのフローティング,レジスタのトグル,状態のデッドロックとライブロックなどがある.

 一般に,プロパティ検証ツールには,状態数の多い設計データを処理しようとすると,現実的な時間で解が得られないという問題がある.この問題を回避するため,Magellanではランダム・パターン入力とアサーションを利用している.統計的な制約に従って生成したランダム・パターン(random stimulus)をシミュレータに入力し,前述のように実際に起こり得る動作だけを模擬する.アサーションの条件に影響を与えそうな状態(promissing state)に到達すると,そこで初めてプロパティ検証を実施する.アサーションに影響しない信号は固定とするため,プロパティ検証時の探索空間は広くならない.プロパティ検証が終了すると,ランダム・パターンによってアサーションの条件に影響を与えそうな次の状態を探索する.これを繰り返すことによって,より深い状態にひそむバグを検出することができるという.

 なお,Magellanは,従来の静的解析のみによるプロパティ検証ツールと異なり,すべての状態を100%検証しているわけではない.バグを検出できるかどうかは,初期状態の与えかたに左右されるという.

 設計データのフォーマットはVerilog HDLとVHDLに対応する.ユーザ定義のプロパティはOpenVeraのアサーション表現で記述する.今後はSystemVerilogにも対応していく予定.現在,特定の顧客に限定して出荷を行っている.2003年第4四半期には,一般の顧客への出荷を開始する予定.

■価格
9,194,850円(1年間のライセンス料)

■連絡先
日本シノプシス株式会社
TEL:03-5746-1780

(c)2003 CQ出版