組み込みﾆｭｰｽ2003.3.7

NEC,面積を従来の約1/10に,消費電力を約1/3に削減した伝送速度10Gbpsのｼﾘｱﾙ通信向けCDRﾏｸﾛｾﾙを開発

　NECは,面積を従来の約1/10に,消費電力を約1/3に削減した伝送速度10Gbpsのｼﾘｱﾙ通信向けCDR(clock data recovery)ﾏｸﾛｾﾙを開発した．CDRとは,高速なｼﾘｱﾙ通信において,受信信号からｸﾛｯｸ信号とﾃﾞｰﾀ信号を抽出する回路である．0.15μmﾙｰﾙのCMOSﾌﾟﾛｾｽで試作したところ,試作ﾁｯﾌﾟのﾀﾞｲ･ｻｲｽﾞは120μm×130μmに,消費電力は50mWになったという．

　従来のCDRは,ｸﾛｯｸ信号を生成するVCO(電圧制御発振器)と,このｸﾛｯｸ信号と受信信号の同期を取るためのﾌｨｰﾄﾞﾊﾞｯｸ制御回路および遅延回路から構成されていた．今回開発したCDRでは,VCOに受信信号を直接入力するだけで,受信信号とVCO出力の同期をとれるようにした．ﾐｷｻ回路を使って受信信号とVCO出力の位相制御を行いながら同期をとっており,ﾌｨｰﾄﾞﾊﾞｯｸ制御回路や遅延回路などは使用していない．また,従来と比べてﾉｲｽﾞ耐性を約10倍に引き上げることができたという．このほか,発振波形をﾓﾆﾀする回路を追加した．これによって,発振波形を補正できるようになった．

　ﾊｲｴﾝﾄﾞのｻｰﾊﾞやﾙｰﾀなどでは,今後,ｼﾘｱﾙ通信の多ﾁｬﾈﾙ化とﾃﾞｰﾀの大容量化が進むもよう．そのためﾄﾗﾝｼｰﾊﾞ回路などの規模が増大し,その消費電力が問題になるという．また,複数のﾄﾗﾝｼｰﾊﾞ回路を搭載することによって,お互いが相手のﾉｲｽﾞ源になるといった問題も発生する．同社では,本ﾏｸﾛｾﾙの使用がこれらの対策の手段の一つになる考えている．

■連絡先
NECﾗﾎﾞﾗﾄﾘｰｽﾞ研究企画部企画戦略ｸﾞﾙｰﾌﾟ
TEL:044-856-2054
E-mail:koho@cl.nec.co.jp