Lattice,入力信号数が68の論理ﾌﾞﾛｯｸを内蔵する2.5V動作のCPLDを発売
米国Lattice Semiconductor社は,入力信号数が68の論理ﾌﾞﾛｯｸを内蔵する2.5V動作のCPLD｢ispMACH 5000B｣ﾌｧﾐﾘを発売する．ﾏｸﾛｾﾙ数が128〜512の4品種を用意する(表1)．今回は,その最初の製品として,ﾏｸﾛｾﾙ数が256の｢ispMACH5256B｣を出荷した．
ispMACH5256BのI/O数は92〜144である．I/Oｲﾝﾀｰﾌｪｰｽは,LVTTLや1.8/2.5/3.3VのLVCMOS,SSTL,HSTL,GTL,PCIなどに対応している．ﾋﾟﾝ間の伝播遅延時間は4.0ns,最大動作周波数は250MHzである．設計ﾂｰﾙとしては,同社の｢ispLEVER｣を利用する．
ispMACH5256B以外の製品は,2002年第3四半期に発売される予定．
■価格
8ﾄﾞﾙ(大量購入時の単価)
■連絡先
ﾗﾃｨｽｾﾐｺﾝﾀﾞｸﾀｰ株式会社
TEL:03-3342-0701
(c)2002 CQ出版