ｴｯﾁ･ﾃﾞｨｰ･ﾗﾎﾞとSTARC,設計ｽﾀｲﾙｶﾞｲﾄﾞにﾃｽﾄ容易化設計や合成記述などの解説を追加
ｴｯﾁ･ﾃﾞｨｰ･ﾗﾎﾞと半導体理工学ｾﾝﾀｰ(STARC)は,LSI設計に関するｶﾞｲﾄﾞﾗｲﾝをまとめた｢設計ｽﾀｲﾙｶﾞｲﾄﾞ｣の2002年版を作成した．Verilog HDL設計に関するｽﾀｲﾙｶﾞｲﾄﾞの日語版と英語版,VHDL設計に関するｽﾀｲﾙｶﾞｲﾄﾞの日本語版を用意する．
本書は,2000年11月にｴｯﾁ･ﾃﾞｨｰ･ﾗﾎﾞが出版した｢設計ｽﾀｲﾙｶﾞｲﾄﾞ｣の2001年版に改良を加えたものである．2001年版では,設計規約やRTL記述ｽﾀｲﾙ,RTL設計手法などについて解説した．2002年版では,米国Synopsys社の論理合成ﾂｰﾙ｢Design Compiler｣と米国Cadence Design Systems社の論理合成ﾂｰﾙ｢Build Gates｣の入力記述についての解説を加えた．また,ﾃｽﾄ容易化設計や低消費電力設計,設計ﾃﾞｰﾀ管理に関する解説を改訂した．
本書はｴｯﾁ･ﾃﾞｨｰ･ﾗﾎﾞが販売する．Verilog HDL設計に関するｽﾀｲﾙｶﾞｲﾄﾞの日本語版は2002月2月15日に,そのほかは同年3月15日に発売する．
■連絡先
株式会社ｴｯﾁ･ﾃﾞｨｰ･ﾗﾎﾞ
TEL:045-477-4315
E-mail:info@hdlab.co.jp
株式会社半導体理工学ｾﾝﾀｰ
TEL:045-478-3260
E-mail:info@starc.or.jp
(c)2002 CQ出版