組み込みﾆｭｰｽ2002.1.25

TransEDA,HDLｺｰﾄﾞ･ｶﾊﾞﾚｯｼﾞ･ﾂｰﾙにｽﾃｰﾄ･ﾏｼﾝ中のﾊﾟｽなどの網羅率を算出する機能を追加

　米国TransEDA社は,同社のHDLｺｰﾄﾞ･ｶﾊﾞﾚｯｼﾞ･ﾂｰﾙ｢Verification Navigator｣をﾊﾞｰｼﾞｮﾝ･ｱｯﾌﾟした．今回の2002.1ﾊﾞｰｼﾞｮﾝでは,複数の状態と状態遷移の列からなる任意のﾊﾟｽやﾙｰﾌﾟの網羅率を算出できる．従来のｽﾃｰﾄ･ﾏｼﾝ･ｶﾊﾞﾚｯｼﾞと呼ばれる機能では,状態の網羅率や状態遷移(ｱｰｸ)の網羅率しか算出できなかった．

　ｺｰﾄﾞ･ｶﾊﾞﾚｯｼﾞ･ﾂｰﾙとは,HDLｺｰﾄﾞの中のどの部分がHDLｼﾐｭﾚｰﾀによって実行されたかをﾓﾆﾀし,機能検証がどの程度行われたかを定量的に評価したり,検証が行われていない箇所を洗い出すためのﾂｰﾙである．一般に,HDLｼﾐｭﾚｰﾀと組み合わせて利用する．

　このほか,ﾊﾞｰｼﾞｮﾝ2002.1では,Verilog HDLのﾓｼﾞｭｰﾙとVHDLのﾓｼﾞｭｰﾙを含む設計ﾃﾞｰﾀを読み込むことができるようになった．また,Verilog 2001の言語仕様にも対応した．さらに,米国Mentor Graphics社のHDLｼﾐｭﾚｰﾀ｢ModelSim｣の64ﾋﾞｯﾄOS対応版と組み合わせて利用できるようになった．

■価格
下記に問い合わせ

■連絡先
TransEDA社東京ｵﾌｨｽ
TEL:03-5371-2610