特集 開発期間短縮ならC合成 第4章 Vivado HLSで生成したRTLをFPGAに実装して性能比較 高位合成でCソースから 楽々ハードウェア化 本章ではXilinx社が提供する Vivado HLS (High Level Synthesis) という高位合成ツールを使用し. 第3章で動 かしたFFTのC言語ソースをHDLに変換してFPGAに実装します。また、正しく変換されFPGAに実装された かどうか検証するために、第3章で使用したinwave.txtをFFTの入力データとして使用し、その際の結果 fft.txtをFFTの期待値として利用します.



図1 高位合成ツールを使った設計手法

高位合成ツールを使ってC言語を FPGAに実装するまでのステップ

Vivado Design Suite-HLx Edition 2016をインス トールすると、高位合成ツール Vivado HLSが無償で 使用できます。なお、他のバージョンでは高位合成の 手順などが変わってくるかもしれません。また、後半 では性能の比較なども行いますが、別の高位合成ツー ルを使えばまた違う結果になるであろう点を考慮して ください.

● C言語で書かれたアルゴリズムの検証

まず、C言語においてアルゴリズム検証を行います.

図1(a)のようにテストベンチはソース(FFT本体)に 入力データを供給し、その出力を検証します.

● テストベンチもHDLで提供されるのですぐにシ ミュレーションができる

その後テストベンチとソースを高位合成します. Vivado HLSはソース (FFT本体) はもちろん、テス トベンチもHDLに変換してくれるので、論理シミュ レーションも簡単に行うことができます[図1(b)].

PS部はPL部の検証もつかさどる

今回はZYBOに実装するので、ZyngのPL (Programmable Logic) 部にFFT を実装します. また PS (Processor System) 部はXillinux (Xillybus社が提

2

3

4

5

6

aaA

1

App

2

岩田利王 Toshio Iwata