# 特集



本特集では高位合成ツール Vivado HLSの使い方を手順を追って詳しく解説します.本章で取り上げる例題としては、Cソースコードで記述すれば1行で済んでしまう乗算(掛け算)回路とします.ここでは、この最も単純な 演算回路を高位合成ツールで合成し、IPコアとして使えるようにパッケージ化するまでを解説します.



## 高位合成ツール Vivado HLS を 使った FPGA 開発の流れ

### 本章では何をするのか?

それではVivado HLS 2016.1 で高位合成を始めま しょう.初めての高位合成を始めるに当たって、C ソースコードは可能な限りやさしい記述を使用するこ とにします.これは、記述の意味を考えずにVivado HLSの使い方に慣れるという目的のために、あえて やさしい記述を使用しています.

とても簡単なC言語の記述を例にして、Vivado HLSの機能について解説していこうと思います. 使 用するのは乗算1行のみのソフトウェアです. 8ビッ ト幅のmulti\_in0とmulti\_in1を乗算して16ビッ ト幅のmulti\_outとして出力します. ブロック図を 図1に示します. そのソフトウェアをリスト1に示し ます. リスト1で使用しているap\_uint<8>やap\_ uint<16>は任意精度の符号なし整数のデータ型で す. ここでは、8ビット精度と16ビット精度を使用し ていますが、任意のビット精度を使用することができ ます. 例えば、ap\_uint<5>とap\_uint<10>にすれ ば、5ビット精度と10ビット精度の符号なし整数の データ型になります. 詳しくは後述のCとC++の任 意精度型について (p.18)をご覧ください.

#### 評価ボード ZYBO で動作確認

実装するターゲット FPGA ボードとしては, ARM コア内蔵 FPGA "Zynq"を搭載した ZYBO (Digilent 社)を使います (**写真1**).

#### リスト1 乗算回路のC++ ソースコード(multi apuint.cpp)

本章と次章では、Vivado HLSでIP化した乗算回路 IPをVivadoのブロック・デザインでIPとして使用し ます.そしてVivadoを使って論理合成および配置配 線を行い、ビットストリームを生成します.最後に実 機ZYBOボードにダウンロードし、乗算回路の動作 を実機で確認します.

なお,使用するCソースコードや制約ファイル(XDC) の内容は、本書サポート・ページや筆者のWebサイ ト「FPGAの 部 屋」(http://marsee101.blog19. fc2.com/blog-entry-3329.html) にアップロー ドするので、それをコピーして使用してください.



写真1 Zynq搭載評価ボード ZYBO