Vivadoで始めるソフトIPプロセッサMicroBlaze & MicroBlaze MCS はじめてのMicroBlaze ~プロジェクトの作成からHello Worldの表示まで~

横溝 憲治 Kenji Yokomizo

Xilinx社のFPGA設計開発ツールVivadoの無償版 (WebPACK)で、ソフトIPプロセッサのMicroBlazeが利用可能になりました. Xilinx社のFPGA (Artix-7)を搭載したFPGAボードBasys3を題材に、MicroBlazeの利用方法について何回かに分けて解説します. 本書No.10で紹介したMicroBlaze MCSに引き続き、フル機能のMicroBlaze をVivado WebPACKで開発する手順を紹介します.

MicroBlazeの ハードウェア開発

 7シリーズなら無償でフル機能 MicroBlaze が使える! MicroBlaze と MicroBlaze MCS (以下 MCS)の違い や使い分けについては本書 No.10で既に解説していま す. 今回はフル機能が使える MicroBlaze を,写真1 に示す FPGA ボード Basys3 (Digilent 社) に実装して みます.

これまでフル機能のMicroBlazeを使うには有償の 開発ツールが必要でしたが、実装するFPGAが7シ リーズであれば、無償ツールであるVivado Web PACKでの開発が可能になりました.

● プロジェクトの作成

Vivadoにおけるプロジェクトの作成手順は本書 No.10の説明と同じです. No.10の図3の手順を参照し てください. なお,今回のプロジェクト名はmb_pj としています.

MicroBlazeの設計では、MCSの場合とブロック図 作成での作業が違ってきます。

MicroBlaze ブロックの配置

図1にMicroBlazeのブロック図作成の手順を示します.



写真1 Artix-7を搭載した FPGA ボード Basys3 (Digilent 社)

図1(a)~(c)は、デザイン名などが異なるだけで 手順はMCSと同じです.異なるのは、Add IPで図1 (d)のようにMicroBlazeを選択すると、図1(e)のよ うにフル機能のMicroBlazeが配置される点です.

MicroBlaze ブロックの設定

MicroBlaze が追加されたら、図1 (e) のようにRun Block Automationをクリックして、各種設定を開始 します.

今回はLocal Memoryを128Kバイト, Peripheral AXI PortをEnabledに設定[図2(a)]してOKをク リックします. するとブロックRAMやクロック用の ブロックが自動で追加されます.

次に図2(b)のようにclk_wiz_1の上でマウスの右 ボタンをクリックして、Customize Blockを選択します. すると図2(c)の設定画面になるので、Input Clock InformationのSourceを「Single ended clock capable pin」に設定して、OKをクリックしてください.

クロックの設定が終わったら、図2(d)のように Run Connection Automationをクリックします.する と図2(e)の設定画面になるので、All Automationに チェックを入れて、さらに全ての信号にもチェックを 入れてください.また ext_reset_inをクリックし、 Select Reset PolarityをACTIVE_HIGHにしてください.OKをクリックしたら、自動で信号が接続されます.

ペリフェラルの追加

MCSでは利用するペリフェラルは固定で,使用す るチャネル数や通信速度などをパラメータで指定しま した.一方,MicroBlazeでは利用するペリフェラル IPをブロック図に追加していきます.ここで追加す るペリフェラルIPは,AXI_UartliteとAXI_GPIO, AXI_IICです.

ま ず Add IPでAXI Uartliteを 追 加 し, Customize BlockでBoud Rateを9600にしてOKをクリックしま す[図3(a)]. そしてRun Connection Automationを クリックして信号を自動接続します.

同じくAdd IPでAXI GPIOを追加し、Customize BlockでGPIOを図3(b)のように設定してOKをク