Vivadoで始めるソフトIPプロセッサMicroBlaze & MicroBlaze MCS

はじめてのMicroBlaze ~プロジェクトの作成からHello Worldの表示まで~

横溝 憲治 Kenji Yokomizo

Xilinx社のFPGA 設計開発ツール Vivado の無償版 (WebPACK) で、ソフトIP プロセッサの MicroBlaze が利用可能になりました. Xilinx社の FPGA (Artix-7) を搭載した FPGA ボード Basys3 を題材に、MicroBlaze の利用方法について何回かに分けて解説します. 本書 No.10 で紹介した MicroBlaze MCS に引き続き、フル機能の MicroBlaze を Vivado WebPACK で開発する手順を紹介します.

1

MicroBlazeの ハードウェア開発

● 7シリーズなら無償でフル機能 MicroBlaze が使える!

MicroBlaze と MicroBlaze MCS (以下MCS) の違いや使い分けについては本書 No.10 で既に解説しています. 今回はフル機能が使える MicroBlaze を, 写真1 に示す FPGA ボード Basys3 (Digilent 社) に実装してみます.

これまでフル機能のMicroBlazeを使うには有償の 開発ツールが必要でしたが、実装するFPGAが7シ リーズであれば、無償ツールであるVivado Web PACKでの開発が可能になりました。

■ プロジェクトの作成

Vivadoにおけるプロジェクトの作成手順は本書 No.10の説明と同じです。No.10の図3の手順を参照してください。なお、今回のプロジェクト名はmb_pj としています。

MicroBlazeの設計では、MCSの場合とブロック図 作成での作業が違ってきます.

● MicroBlaze ブロックの配置

図1にMicroBlazeのブロック図作成の手順を示します.




写真1 Artix-7を搭載したFPGAボードBasys3 (Digilent社)

図1(a) \sim (c) は、デザイン名などが異なるだけで手順はMCSと同じです。異なるのは、Add IPで図1(d) のようにMicroBlazeを選択すると、図1(e) のようにフル機能のMicroBlazeが配置される点です。

● MicroBlaze ブロックの設定

MicroBlaze が追加されたら、**図1**(e)のようにRun Block Automationをクリックして、各種設定を開始します.

今回はLocal Memoryを128Kバイト, Peripheral AXI PortをEnabledに設定[図2(a)]してOKをクリックします. するとブロックRAMやクロック用のブロックが自動で追加されます.

次に図2(b) のようにclk_wiz_1の上でマウスの右ボタンをクリックして、Customize Blockを選択します。すると図2(c) の設定画面になるので、Input Clock InformationのSourceを「Single ended clock capable pin」に設定して、OKをクリックしてください。

クロックの設定が終わったら、図2(d)のようにRun Connection Automationをクリックします。すると図2(e)の設定画面になるので、All Automationにチェックを入れて、さらに全ての信号にもチェックを入れてください。またext_reset_inをクリックし、Select Reset PolarityをACTIVE_HIGHにしてください。OKをクリックしたら、自動で信号が接続されます。

● ペリフェラルの追加

MCSでは利用するペリフェラルは固定で、使用するチャネル数や通信速度などをパラメータで指定しました。一方、MicroBlazeでは利用するペリフェラルIPをブロック図に追加していきます。ここで追加するペリフェラルIPは、AXI_UartliteとAXI_GPIO、AXI IICです。

まずAdd IPでAXI Uartliteを追加し、Customize BlockでBoud Rateを9600にしてOKをクリックします[図3(a)]. そしてRun Connection Automationをクリックして信号を自動接続します.

同じくAdd IPでAXI GPIOを追加し、Customize BlockでGPIOを図3(b) のように設定してOKをク