MachXO2内蔵シリアライザ"ギアボックス"を使った Lattice 社製デバイスによる DVI 表示の実験

佐藤 達之 Tathuyuki Sato

FPGA マガジン No.1 では、Altera 社で Xilinx 社製 FPGA で DVI/HDMI 表示を実現する方法について解説しました。しかし DVI/HDMI 出力表示ができる FPGA はこれらだけではありません。ここでは Lattice Semiconductor (以下 Lattice) 社製デバイス MachXO2による DVI 出力表示について実験してみます。

Lattice 社製デバイス Mach XO2 は、中規模 CPLD から小規模 FPGA までのレンジをカバーする PLDです。乗算器や DSP 機能はないものの、4 入力 LUT、ブロック・メモリなど一般的な FPGA と同等な構造のうえ、内蔵コンフィグレーション・メモリや3.3V/2.5V 単電源駆動シリーズなど、CPLD の手軽さも持ち合わせています。 I/O 仕様も一般的なシングルエンド、差動信



写真1 MachXO2ブレークアウト・ボード

号,DDR レジスタ,DDR SDRAMのDSQ信号などをサポートしますが,そのほかにギアリング・ロジックやギアボックスと呼ばれるシリアライザ/デシリアライザを内蔵しています.これにより $1\sim2$ 世代前の低価格 FPGA と同等の動作速度でありながら,高速シリアル転送が可能になっています.

ギアボックスはMachXO2-640U以上のデバイス・サイズで、出力が上辺I/O、入力が下辺I/Oに限定されますが、TQFP100という小さなパッケージや3.3V 単電源駆動が選択できるため、アマチュア工作のレベルでも容易に扱えます。また、3,000円以下で購入できる安価なブレークアウト・ボード(写真1)が提供されており、デザイン・ツールLattice Diamondでは無償版でサポートされていることから、PLD入門にも適したデバイスになっています。

この規模のPLDでDVI出力ができたら面白いのではないかと思い、MachXO2ブレークアウト・ボードでDVI/HDMI信号をピン・ドライブする実験を行ってみました。

MachXO2とDVIピン・ドラ イブの適合性について

● ギアボックスの仕様とクロック上限値

MachXO2のギアボックスには**表1**のとおり様々なモードがあります。

DVI出力では最も高速に動作する8:1ギアリング 比のOutput DDR x4を使うことになりますが、最高

表1 MachXO2-640Uのギアリング・ロジック

ギアリング・ロジック	定 義	ギアリング比	左 辺	右 辺	下 辺	上 辺
DDR x1	GDDR	1:2または2:1	Yes	Yes	Yes	Yes
Input DDR x2	GDDR	1:4	_	_	Yes	_
Input DDR x4	GDDR	1:8	_	_	Yes	_
Input DDR 7:1	GDDR	1:7	_	_	Yes	_
Output DDR x2	GDDR	4:1	_	_	_	Yes
Output DDR x4	GDDR	8:1	_	_	_	Yes
Output DDR 7:1	GDDR	7:1	_	_	_	Yes
mem DDR x1	メモリDDR	1:2または2:1		Yes	_	_