2/17-18開催！最新FPGA開発力強化集中講座．設計生産性と設計品質を改善できる効率的なFPGA開発手法を徹底解説
お知らせ 2011年12月21日
FPGAの大規模化・高性能化に伴って，コーディングとトライ＆エラーに多くの時間を費やす従来型の設計のやり方に限界が出てきました．今後は，FPGAデバイスの知識に加えて，開発対象にマッチした設計プロセスや設計技法（開発環境を含む），設計管理などの考え方，およびノウハウが求められます．
CQ出版社は，大規模・高性能なFPGAを開発するために必要となる考え方を，ポイントを押さえて紹介する2日間コースの技術セミナ「最新FPGA開発力強化集中講座」を開催します．「設計生産性」と「設計品質」という二つのキーワードに着目し，大規模FPGAや高性能FPGAを取り扱うシステム設計者，回路設計者，および設計管理者を対象に，最新のFPGA（40nm，28nmなど）の開発を効率良く行う際に求められる考え方について詳しく解説します．
「ワンランク上の開発エンジニアを目指したい」とお考えの方は，ぜひ，参加をご検討ください．
>> お申し込みはこちらから
FPGAベンダのザイリンクス様より，本講座への推薦の辞をいただきました．
最先端のザイリンクス7シリーズFPGAなどでは，設計者は，システム・アーキテクチャ設計からのアプローチなど，従来とは違う設計手法を用いることで，単にFPGAに回路を多く集積する以上のメリットを引き出すことが可能です．本講座を受講されることで，より多くの方が設計生産性や設計品質の高いFPGA開発手法を身につけられることを期待します． --- ザイリンクス株式会社
開催概要
最新FPGA開発力強化集中講座 [金曜＆土曜 2日コース]
―― 設計生産性・設計品質を改善するFPGAデザイン・メソドロジと開発テクニック
開催日時：2012年2月17日(金)，18日(土)
10:00am-17:00pm（終了時間延長の可能性があります）
講師：
小鶴 亮 氏
【東芝ディーエムエス(株) 開発・設計部 システム開発担当 グループ長】
プロフィール：ASIC/FPGA開発を長年実施して，近年のFPGAデバイスの高速化および大規模化に伴い，現在は回路設計も含めた開発マネージメントの業務を遂行している．
森岡 澄夫 氏
【日本電気(株) システムIPコア研究所 主任研究員】
プロフィール：回路設計エンジニア．NTT, IBM, Sony, NEC（現職）において誤り訂正，セキュリティ，画像処理などの高性能IP回路の研究と，製品用SoCへの組み込みに従事．
横溝 憲治 氏
【設計コンサルタント】
プロフィール：メーカにて通信機用LSI開発に従事，その後独立して，HDL関連のコンサルティングやトレーニング，受託開発を手掛けている．
 横溝 憲治 氏 |  森岡 澄夫 氏 |  小鶴 亮 氏 |
受講料：34,000円（2日間）
定員：25名
会場：東京・巣鴨，CQ出版社セミナ・ルーム （地図）
東京都豊島区巣鴨1-14-2 炭七ビル1階
企画・運営：Tech Village編集部
対象聴講者：
- FPGAの設計経験があり，HDL設計をマスタしている方（必須）
- 40nm，28nmの大規模・高性能FPGAの開発に取り組むシステム設計者，回路設計者
- 画像処理や通信，暗号処理などのIPコアの設計者
- FPGAを使用したシステムの設計管理者，プロジェクト管理者
- これから設計管理者やプロジェクト管理者を目指すFPGAユーザ
講演の目標：
- 設計生産性や設計品質を意識したFPGA開発の重要性が分かる
- 今後のFPGAやIPコアの開発を効率的に行う際に必要となる考え方を理解できる
- システム・アーキテクチャ設計やアルゴリズム設計のノウハウが分かる
- 設計管理者やデザイン・レビュー主催者(主査)に求められるスキルや知識を理解できる
>> お申し込みはこちらから
セミナの構成
●1日目，2月17日(金)
1．FPGA技術の動向と応用事例
1.1 FPGA技術の動向
1.2 最近のFPGAデバイス
1.3 最近のFPGA設計ツール
1.4 最近のFPGA向けIPコアと開発キット
1.5 FPGAを使ったシステムの開発事例
本セミナのイントロダクションとして，FPGA技術の動向とシステムの開発事例を紹介する．代表的なFPGAデバイス，設計ツール，IPコア，開発キットのトレンドを解説しながら，「なぜ今，デザイン・メソドロジやシステム・アーキテクチャ設計，アルゴリズム設計などの知識やノウハウが必要となってきているのか」，「FPGAの大規模化，高性能化が設計現場にどのような影響を与えるのか」を説明する．
2．FPGAのデザイン・メソドロジ
2.1 FPGAのデザイン・メソドロジとは
2.2 開発前デザイン・レビュー
2.3 仕様検討（設計仕様書）デザイン・レビュー
2.4 デザイン・レビュー主催者（主査）に求められるスキルと考え方
2.5 設計データ管理（版数管理，構成管理）とセキュリティ
FPGAの設計生産性や設計品質を改善するためには，設計者間の各種の取り決めやルールの共通化が欠かせない．ここではFPGAを効率よく開発するための設計プロセス，および各プロセスの作業内容を解説する．また，開発前，および仕様設計書のデザイン・レビューにおける検討事項とチェック項目を説明する．さらに，チーム設計において，設計データを取り扱う際に注意するべき点について解説する．
3．FPGAのシステム・アーキテクチャ設計とその事例
3.1 システム・アーキテクチャ設計を行う必要性
3.2 アーキテクチャ設計における分析事項
3.3 データ伝送経路やメモリ・アーキテクチャの検討
3.4 CPUと専用回路を接続するための基礎知識
3.5 制御向けの簡単なソフトCPUコアの自作
大規模なシステムをFPGA上に展開する場合，上位の回路構造（アーキテクチャ）は人手で検討しなければならない．また，以前はアーキテクチャ設計を行うのは限られた一部の設計者に限られていたが，FPGAに作り込む処理が複雑になってきたため，アーキテクチャ設計の工程を避けて通れなくなってきた．アーキテクチャ設計では，より下位の論理設計などと比べて，通信やメモリの検討の比重が大きくなる．
4．FPGAのアルゴリズム選択と高位合成
4.1 回路化に適したアルゴリズムの選択・変更
4.2 高位合成ツールの一般的機能と能力限界
4.3 高位合成に向く処理とそうでない処理
4.4 高位合成ツールの利用実演
4.5 高位合成を使ったアーキテクチャ探索事例
高位合成の技術（いわゆるC言語からの合成）は今後，FPGA設計にも広まっていくと考えられる．ただし，高位合成はソフトをハード化できるような手法ではなく，あくまでも従来のRTL中心の設計よりも少ない工数で論理機能を設計するための手法である．ここでは回路化を意識したアルゴリズムの修正，および高位合成の活用方法について解説する．
●2日目，2月18日(土)
5．FPGAの実装＆検証テクニック
5.1 ロジック設計の効率化
5.1.1 設計回路のドキュメント作成
5.1.2 HDLの設計再利用
5.1.3 FPGA開発ツールの回路生成機能の活用
5.2 ロジック部以外の設計
5.2.1 電源の取り扱い
5.2.2 ピン割り当て
5.2.3 クロック・ライン
5.2.4 タイミング制約
5.2.5 フロアプラン
5.2.6 消費電力の取り扱い
5.3 Nios，MicroBlaze（ソフトCPUコア）の活用
5.3.1 FPGAで使用できるソフトCPUコア
5.3.2 ソフトCPUコアと他のモジュールの接続
5.3.2 ソフトウェア開発環境，デバイス・ドライバ，リンカ・スクリプト
5.3.3 ハードウェアとソフトウェアの並行開発
5.3.4 ハードウェアとソフトウェアで共有すべき情報
5.4 FPGAとパソコン/実デバイスとの接続方法
5.4.1 パソコンとの接続インターフェース・サンプル
5.4.2 実デバイスとの接続インターフェース・サンプル
5.4.3 FPGAとの通信メカニズムの設計サンプル
5.4.4 インターフェース設計への高位合成の活用
5.5 検証技法
5.5.1 検証方法の検討
5.5.2 シミュレーションによる検証
5.5.3 テスト・シナリオとテストベンチ
5.5.4 実機検証
5.5.5 FPGAのロジアナ機能の活用
ここでは，設計生産性や設計品質の改善に役立つさまざまな実装と検証のテクニックを紹介する．最近のFPGAは，ロジック部以外の設計が難しくなっている．また，データを入出力するため，パソコンや外部のデバイスとFPGAをつなぐ作業が避けられない．こうした課題と解決方法について解説する．さらに，最近ではソフトCPUコアの品質が向上しており，ロジックと組み合わせるマイクロコントローラとして十分に使えるレベルになっている．ソフトCPUコアの実際の活用方法についても紹介する．
6．設計アウトソーシングにおける注意点
6.1 設計メンバを増やす場合の注意点
6.2 作業の分担
6.3 進捗確認のポイント
設計規模が増大すると，自社内の設計者だけでは手が足りなくなるケースが増えてくる．その場合，社外の協力会社や派遣会社などのエンジニアといっしょに設計チームを組むことになる．ここでは，こうした外部のエンジニアといっしょに開発プロジェクトを遂行する際の管理上の注意点や課題について解説する．
>> お申し込みはこちらから
