

LSI設計エンジニアリングサービス

OKI 株式会社 沖ネットワークエルエスアイ

提供サービス

技術分野

LSI設計技術

開発環境

契約までの流れ

ネットワークLSIの開発事例

商標


LSI開発時のお悩みを、 沖ネットワークエルエスアイが解決いたします

通信・画像処理技術
の商品開発力に不安

LSI設計リソース、
環境が無い


コスト・パフォーマンス
の最適化を図りたい

LSI設計技術が
不足




時間が無い！
とにかく早く作りたい

お客様ご要望のLSIを、高品質に
かつ短納期で開発いたします




コンサルティング～RTLまで一貫したLSI・FPGA設計サービス

チップ、ファーム、PCBの提供にも対応




VSIAに準拠した高品質なIPの設計サービス



お客様のご利用形態に応じた各種IPの提供

IPの販売メニュー


Ethernet 10/100 MAC
Ethernet MAC向けChannel Controller
ソフトビットエラスティック
UTOPIA Level 1/2 for ATM
UTOPIA Level 1/2 for PHY
Reed-Solomon エンコーダ & デコーダ
ATMPHY
SDH/SONET
Viterbiデコーダ
AMBA-ペリフェラル VCIブリッジ
AHB-PCIブリッジ回路
I2C、I2S
無線LAN (IEEE 802.11a)



サービス内容

- ・ライセンス形態
1Time または無制限
- ・基本提供物
各種ドキュメント類、RTL
(ビヘイビアモデル、ネットリスト等
も可能。ご相談に応じます)
- ・納入後サポート
- ・お客様のご要求に応じた
カスタマイズ(別料金)

お客様ご所有のCPUを内蔵したシステムLSIを短期間で設計可能




組み込みソフトウェアの提供も可能

お客様がアプリケーションソフトを開発

お客様

ご希望の組み込みソフトウェア及び
プロトタイプボードを開発


沖ネットワークエルエスアイ



システムLSIやIPに対する高度な検証サービス


シミュレーションによる検証サービス

- Verilog、VHDLのRTLモデルから先端の検証言語であるe言語を使用した検証環境を提供
- 基本検証からランダム検証、システム LSI 向けのISS(Instruction Set Simulator)を使用した検証まで実施




FPGAによる検証サービス

IP評価用FPGAボードを設計し、FPGA上での実機検証環境を提供



ネットワーク技術をコアに、様々な技術分野での LSI開発に対応



ARM®コアを使用した多数の通信系LSI開発実績

高度なプロセッサ技術をコアに、システムレベルからの開発に対応

システムレベル設計環境

- ・抽象度の高い設計からスタート
- ・システム性能評価/特性評価

HW/SW協調検証環境

- ・システムレベルの検証
- ・コーナケースバグの検出

ARM®利用技術

ARM® / DSP

コア内蔵システムLSI
コア内蔵ネットワークLSI

エミュレーション環境

- ・ラピッドプロトタイプング
- ・RTOS搭載でのファーム評価



周辺IP群の適用

- ・AMBA™-BUS系IP
- ・コントローラ系IP

アナログ混載回路技術を保有

デジタルのみでは到達できない多機能・高性能なLSIを実現

アナログ混載により1Chip ソリューションを実現



部品点数の削減


- ・システムの小型化へ
- ・信頼性向上

アナログ
デジタル
混載LSI

- ・ワイヤレス系装置のアナログ信号処理
- ・高速シリアル信号伝送
(PLL , DLL , CDR)

ネットワーク系LSI設計エンジニア

約100名



万全の体制で
対応します



主な所有ツール

システムレベル設計

SPW

機能設計 & 検証

HDLScore
HDL Designer Series
Specman Elite
Nova-ExploreRTL
SeamlessCVE
MP4
SpyGlass
Visual Elite

論理合成

DesignCompiler
PowerCompiler
VHDLCompiler
FPGACompiler

テスト設計

1-pass test suite
Verifault-XL

等価性検証

Conformal-LEC

論理シミュレータ

Verilog-XL
NC-Verilog
NC-Sim
VCS
ModelSim

RTLデバッカ

Debussy


タイミング検証

PrimeTime

アナログ検証

Star-HSPICE
TimeMill

契約までの流れ



ARM[®]コア内蔵ネットワークLSI

VoIP-LSI < 音声処理+ IPプロトコル処理 >

インターネットを介した音声通話サービスを実現するLSI

<諸元>

- ・ H.323
- ・ 0.25 μ CMOS
- ・ ロジック 200kゲート

<使用IP>

- ・ μ PLAT[®]7C (ARM7TDMI[®])
- ・ OakDSPCore[®]
- ・ 10/100Base MAC × 2
- ・ 8KBユニファイドキャッシュメモリ 他

高速通信プロトコル処理LSI

SDH/SONET終端LSI

155.52MbpsのSDH/SONETの終端、ATMセル同期、ATMセルヘッダ終端を行うLSI

<諸元>

- ・ STMフレーム同期、SOH終端、APS切替処理、AU4ポインタ処理、AU4パス終端
- ・ ITU-T G.707,G.783,I.432, ATM Forum UNI3.1,Bellcore GR-253-CORE準拠

<使用 IP >

- ・ 高速低振幅 I/O インタフェース
- ・ SDH処理マクロ
- ・ ATM物理レイヤ処理マクロ

アナログ回路内蔵ネットワークLSI

高速シリアルインタフェースチップセット

バックプレーン間のポイントツーポイント高速シリアル伝送を行うLSI

<諸元>

- ・ ATMセル + 保守情報転送
- ・ データレート:
622.08Mbps(311.04Mbps x 2Ch)
- ・ 無瞬断チャネル切替え機能

<使用 IP>

- ・ 高速低振幅I/Oインタフェース
- ・ ビットエラステック
- ・ UTOPIAインタフェース:
ATM Forum af-phy-0017準拠

アナログ回路内蔵ネットワークLSI

クロックandデータリカバリ (CDR) LSI

学会発表実績有り

受信156Mbpsバーストシリアルデータからクロックとデータを再生するLSI


<諸元>

- ・ ITU-T G.983準拠
- ・ バーストデータ伝送対応

<使用 IP >

- ・ 高速インタフェース:LVPECL低振幅I/O
- ・ 156MHz多位相クロック生成用PLL

お客様所有技術とのコラボレーションにより、 高付加価値ネットワークLSIを実現します



SPW

Verifault-XL

Verilog-XL

NC-Verilog

NC-Sim

以上は Cadence Design Systems 社の製品です

SeamlessCVE

HDL Designer Series

ModelSim

以上は Mentor Graphics 社の製品です

HDLScore : SummitDesign社の製品です

Visual Elite : SummitDesign 社の製品です

Specman Elite : Verisity社の製品です

SpyGlass : Atrenta社の製品です

Nova-ExploreRTL

Star-Hspice

DesignCompiler

PowerCompiler

VHDLCompiler

FPGA Compiler

1-pass test suite

VCS

PrimeTime

TimeMill

以上はSynopsys社の製品です

Conformal-LEC : Verplex社の製品です

MP4 : Aptix 社の製品です

Debussy : NOVAS 社の製品です

以上のツール名は全て各社の商標、またはそれに準じる登録を受けています

ARM、ARM7TDMIはARM社の登録商標です。

ARM9、AMBAはARM社の商標です。

MIPSは 米ミップス・テクノロジー社の登録商標です。

μ PLATは沖電気工業株式会社の登録商標です。

OakDSPCoreはDSPグループ社の登録商標です。

問い合わせ先

株式会社 沖ネットワークエルエスアイ

(窓口)

マーケティング部

竹本光雄 栗田敏明

TEL: 03 3452 4132

e-mailでのお問い合わせ先

okinetsi@oki.com