米国Lattice Semiconductor社は，プログラム後のFPGAの出荷テストを必要とする量産機器への搭載に用途を絞った低コストFPGA「FreedomChip」を発売した．FreedomChipは，出荷テストの対象をユーザが使用する回路リソース（論理ブロックやI/Oブロック，配線リソース）に限定し，使用しない回路リソースのテストを省略することで低コスト化を図っている．ダイは，すでに発売されているFPGAファミリ「LatticeSC」，「LatticeSCM」と同じものを用いている．従って，これらのFPGAに実装した場合と，まったく同じタイミングで動作する．
開発ツールとして，同社のIspLEVER 6.1 SP2以降に対応する．ユーザは，FPGA開発の際にFreedomChipモードを指定する．こうすることで，合成時に自動的に出荷テスト用のスキャン・テスト回路が付加される．同社はこの設計データをユーザから受け取り，テスト・パターンを作成してFPGAの出荷テストを行う．このしくみにより，故障検出率の向上や開発コストの低減，量産期間の短縮を実現できるという．大量生産時（25,000個以上）の1個当たりのコストは，LatticeSC/M25の場合に30％，LatticeSC/M115の場合に70％低減できる．
設計データを同社に渡してから出荷までの期間は，1,200〜3,600個の場合に12週間以内．量産後の設計変更はできないが，I/Oや専用機能ロックのパラメータ調整は可能である．
今回発表したLatticeSC，LatticeSCM対応のFreedomChipは，2007年第2四半期から量産を開始する予定である．
[写真1] FreedomChipの外観
|
