[ keyword： EDA ]
Synopsys，Design Compilerに配線遅延を考慮する遅延計算モデルを導入，ワイヤ・ロード・モデルから決別
ニュース 2005年5月23日
米国Synopsys社は，同社の論理合成ツール「Design Compiler」を改版した（バージョン名はDesign Compiler 2005）．タイミング最適化の際に，従来はワイヤ・ロード・モデルを用いて遅延時間を見積もっていたが，今回のバージョンから配線遅延を考慮する遅延計算モデルに切り替えた．配線遅延を見積もるためのグローバル・ルータ(概略配線ツール)を搭載した．
こうした遅延計算モデルは，以前から同社のフィジカル合成ツール「Physical Compiler」に組み込まれている．Physical Compilerでは，LEF/DEFデータによってユーザが初期配置情報を入力することができた．一方，Design Compiler 2005では初期配置を指定することはできない．Design Compilerはレイアウト設計に関する知識のない論理設計者が利用することを想定しているため，このような仕様になったという．
2005年9月から出荷を開始する．
■価格 |
■連絡先 |
